《表1 测试问题汇总:DOE方法在ESD及LU测试故障定位方面的应用研究》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《DOE方法在ESD及LU测试故障定位方面的应用研究》
某模拟集成电路在进行ESD及LU测试完毕之后,在ATE(自动化测试)机台上进行FT(Final test)测试验证时,发现有三个测试项目(HBM,MM,LU)的芯片Vout管脚出现失效,Vout管脚正常电压为大于等于0.615 V,失效的芯片的Vout管脚低于0.615 V,超出规格范围要求。具体情况如表1所示。
图表编号 | XD00155655300 严禁用于非法目的 |
---|---|
绘制时间 | 2020.06.25 |
作者 | 鹿祥宾、陈燕宁、张海峰、原义栋、钟明琛、张志刚 |
绘制单位 | 北京智芯微电子科技有限公司国家电网公司重点实验室电力芯片设计分析实验室、北京智芯微电子科技有限公司北京市电力高可靠性集成电路设计工程技术研究中心、北京智芯微电子科技有限公司国家电网公司重点实验室电力芯片设计分析实验室、北京智芯微电子科技有限公司北京市电力高可靠性集成电路设计工程技术研究中心、北京智芯微电子科技有限公司国家电网公司重点实验室电力芯片设计分析实验室、北京智芯微电子科技有限公司北京市电力高可靠性集成电路设计工程技术研究中心、北京智芯微电子科技有限公司国家电网公司重点实验室电力芯片设计分析实验室、 |
更多格式 | 高清、无水印(增值服务) |