《表3 APB-UART模块寄存器描述》
提示：宽带有限、当前游客访问压缩模式
本系列图表出处文件名：随高清版一同展现
《基于CMSIS标准的SOC快速系统级验证与芯片测试》
该APB-UART模块（已经通过了基于UVM的System verilog验证）的输入输出信号如图2所示，左面为APB总线接口信号[5]，右面为UART的收发接口.各个信号的描述如表2所示.该UART模块各个寄存器功能如表3描述.
| 图表编号 | XD00152641700 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2020.08.20 |
| 作者 | 王兴耀、戴宇杰 |
| 绘制单位 | 南开大学电子信息与光学工程学院、南开大学电子信息与光学工程学院 |
| 更多格式 | 高清、无水印（增值服务） |
