《表1 内插时钟对应细时间》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的靶场高精度时间采集系统设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

在Start和Stop信号上升沿到来时刻，记录这8路内插时钟对应状态，组成内插数据C[0-7]；相当于将一个基准计数时钟C0的一个周期量化为16份，其对应的细时间值如表1所示，每一个份的时间间隔为5/16=0.312 5 ns，通过锁存C[0-7]的状态，判定它在哪个区间便可以确定“细”计时值的大小。