《表1 PCM1794引脚配置》
PCM1794支持行业标准音频数据格式,本设计中将格式位FMT0和FMT1都接入低电平以选择IIS数据格式。图5中Amanero集成模块左边的四个网络标号MCLK、FS-CLK、CLK、DATA分别与PCM1794的SCK、LRCK、BCK、DATA引脚相连,将接收的音频数据送入PCM1794。PCM1794对接收到的音频数据进行DA解码,将数字音频信号转化为模拟电流信号输出,此过程为解码过程。PCM1794内部时钟检测电路自动确定系统时钟SCK与采样时钟LRCK关系,自动选择采样频率。PCM1794容许SCK相位延迟和抖动,但设计时应保证二者同步。部分引脚设置如表1所示。
图表编号 | XD0013292900 严禁用于非法目的 |
---|---|
绘制时间 | 2018.11.18 |
作者 | 张志永、孔惠敏、朱涛、夏清华 |
绘制单位 | 湖北文理学院物理与电子工程学院、湖北文理学院物理与电子工程学院、湖北文理学院物理与电子工程学院、湖北文理学院物理与电子工程学院 |
更多格式 | 高清、无水印(增值服务) |