《表4 不同方案硬件需求和性能比较》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《面向OFDM应用的低硬件开销低功耗64点FFT处理器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文的设计采用Verilog HDL语言，基于QU-ARTUS PRIME平台工具，器件家族为Cyclone10LP。表4对比了不同方案的硬件需求以及在计算64点FFT时的性能，显示本文的设计方案和文献[16]的设计方案一样，无需常用的布斯乘法器，所有的复数乘法运算全部由CSD常数乘法器完成。本文的方案关键路径为5 TA+5 TMUX+3 TN，其中TA、TMUX、TN分别为加法单元计算时间、选择器计算时间和取补码所需时间。同时，本文的方案的延迟时间与其他方案一样，最大的工作频率能够达到125 MHz。如果合理利用流水线寄存器，工作频率会进一步提升。