《表1 FMCW信号发生器性能汇总》
FMCW信号发生器也可以采用数模混合型锁相环来实现。文献[42]中的数模混合型锁相环巧妙地调整了数字和模拟部分的位置,在传统全数字锁相环的DAC和VCO之间插入一级模拟积分器,采用片外电容实现,对DAC的输出进行积分,滤除DAC的量化噪声,解决了DCO的分辨率问题。文献[26]中实现了另外一种基于数模混合型锁相环的FMCW信号发生器。其中,使用面积更小、功耗更下的Bang-Bang鉴相器(Bang-Bang Phase Discriminator,BBPD)代替了全数字锁相环中的时间数字转换器(Time Digital Converter,TDC)。针对BBPD引入的量化噪声,使用3阶DSM配合FIR滤波器进行压制,此工作在扫频线性度和功耗方面表现优异,在77 GHz附近的RMS频率误差为189 kHz,消耗功耗为43.1 mW。文献[43]中提出了一种很新鲜的处理FMCW信号发生器中的1/f噪声的技术手段,其从基于ADC-TDC的全数字锁相环[44]出发,将ADC替换为连续时间带通DSM调制器,然后将DSM调制器的输出在数字域混频至DC,对DC的噪声进行整型,将其推往高频后由锁相环的环路滤波器滤除掉。表1给出了FMCW信号发生器性能汇总。
图表编号 | XD00116863700 严禁用于非法目的 |
---|---|
绘制时间 | 2020.01.01 |
作者 | 贾海昆、池保勇 |
绘制单位 | 清华大学微电子所、清华大学微电子所 |
更多格式 | 高清、无水印(增值服务) |