《微型计算机硬件技术及应用基础 上 微机原理》求取 ⇩

前言1

第二章微型计算机系统组成及工作原理1

微型计算机系统概述1

1 ．1．1 计算机的发展及应用1

1 ．1．2 微型计算机系统的三个层次4

1 ．1．3 微型计算机的分类5

1 ．1．4 微型计算机系统的主要性能指标6

1．2 微型机系统硬件结构7

1．2．1 结构特点及框图7

1．2．2 主要组成部分结构及功能8

1．3 微型计算机基本工作原理12

1．3．1 指令与程序概述12

1．3．2 指令类别13

1．3．3 指令与程序的执行14

1．3．4 程序执行过程兴例15

1．4 高档微机中应用的现代先进计算要技术16

1．4．1 微程序控制技术17

1．4．2 流水线拭技术17

1．4．4 虚拟存储器技术18

1．4．3 高速缓冲存储器技术18

1．4．5 乱序执行技术19

1．5 典型的微型计算机系统19

1．5．1 INM PC系列微机系统简介19

1．5．2 386/486微机系统的硬件特点25

思考题与习题29

第二章中央处理器处指令系统31

2．1 Intel系列中内处理器31

2．1．1 Intel 8088/8086/80286/80386CPU31

2．1．2 Intel 80486CPU体系结构34

2．2 80486的寻址方式44

2．2．1 数据类型44

2．2．2 寻址方式45

2．3 80486的指令系统48

2．3．1 概述48

2．3．3 指令系统49

思考题与习惯79

第三章汇编语言程序设计基础81

3．1 泄编语言的功能与特点81

3．2．1 一个源程序样例82

3．2 泄编语言格式82

3．2．2 语句格式83

3．3 伪指令与宏88

3．3．1 段结构的定义88

3．3．2 数据定义与存储分配90

3．3．3 过程、宏和模块程序设计93

3．4 汇编语言程序设计入门96

3．4．1 概述96

3．4．2 汇编语言程序设计术及举例98

3．4．3 子程序设计与参数传送技术105

3．4．4 常用DOS功能调用108

3．4．5 汇编语言程序举例110

思考题与习题120

第四章总线与总线标准122

4．1 有关总线的基本概念122

4．1．1 总线和总线操作122

4．1．2 总结分组及功能122

4．1．3 总线周期与指令周期、时钟周期的关系123

4．2 总线判决124

4．1．4 总线时序124

4．2．1 “菊花链”判决125

4．2．2 并行判决128

4．2．3 关串行二维判决128

4．3 总线握手129

4．3．1 同步总线协定130

4．3．2 导步总线协定133

4．3．3 半同步总结协定135

4．3．4 周期分裂式总线协定137

4．4．1 总线标准概述138

4．4 决线接口标准138

4．4．2 ISA 总线141

4．4．3 EISA总线147

4．4．4 PCI总线149

思考题与习题157

第五章存储器159

5．1 概述159

5．1．1 分级存储器系统结构159

5．1．2 半导体存储器的分类161

5．1．3 存储器芯片的选取用原则161

5．2．1 EPROM的接口特性164

5．2．2 E2PROM的接口特性164

存储芯片与CPU的接口特性164

5．2．3 SRAM的接口特性168

5．2．4 DRAM的接口特性169

5．3 存储器系统的构成原理174

5．3．1 存储器片选控制方法176

5．3．2 地址分配与地址设置179

5．3．3 读写控制线与数据总线的连接183

5．3．4 动态存储器接口185

5．4 高速缓冲存储器（Cache）工作原理189

5．4．1 高速缓冲存储器概述190

5．4．2 地址索引机构191

5．4．3 存储吕内容的改写192

5．5 80486 的存储器结构与存储管理201

5．6．1 存储器组织结构201

5．6．2 存储器工作方式及管理206

5．6．3 存储器管理软件208

思考题与习题210

第六章输入输出接口212

6．1 I/O接口慨述212

6．1．1 I/O设备与I/O接口212

6．1．2 接口分类213

6．1．3 接口的基本功能与基本结构214

6．2 I/O端口的编址方式216

6．2．1 存储器映象方式217

6．2．2 隔离I/O方式217

6．2．3 80486的I/O端口编址方式218

6．3 I/O同步控制方式223

6．3．1 概述223

6．3．2 程序查询式控224

6．3．3 中断驱动式控制226

6．3．5 专用I/O处理机控制227

6．3．4 直接存储器存取式控制227

思考题与习题228

第七章中断与中断控制230

7．1 概述230

7．1．1 中断概念230

7．1．2 中断源231

7．1．3 中断优先级与中断嵌套231

7．1．4 CPU响应中断的条件231

7．1．5 中断处理过程232

7．2．1 程序查询式识别与判优234

7．2 中断源的识别与判断234

7．2．2 中断向量式主只别与判式235

7．3 8295A可编程中断控制器236

7．3．1 8295A的内部结构与引脚功能237

7．3．2 8259A的中断工作过程239

7．3．3 8259A的编程240

7．4 8036/80486CPU的中断机理254

7．4．1 中断类型255

7．4．2 中断向量与由断向量分配257

7．4．4 中断/异常处理过程259

7．4．3 各类中断/异常处理过程259

7．5 80X86 微机的硬件中断控制逻辑260

7．5．1 PC/XT机的硬件中断控制逻辑260

7．5．2 PC/AT机的硬件中断控制逻辑261

7．5．3 80386/80486微机的中断控制逻辑262

思考与习题262

第八章DMA与DMA控制266

8．1 概述266

8．2 DMAC占用总线的方式267

8．2．1 使CPU暂时放弃总线控制权的方式267

8．2．3 窃停CPU空闲时间的方式268

8．2．2 暂停CPU时钟脉冲的方式268

8．3．1 基本功能269

8．3．2 典型结构269

8．3 DMAC的基本功能和结构269

8．4 DMA传送的控制原理271

8．5 DMAC的工作方式272

8．5．1 工作状态272

8．5．2 操作类型274

8．5．3 操作方式275

8．6．1 主要功能和特性276

8．6 DMA控制器8237A-5276

8．6．2 内部结构和引脚信号277

8．6．3 8237A-5的操作时序285

8．6．4 8237A-5的初始化286

8．7 8237A-5在80×86微机中的应用288

8．7．1 硬件逻辑结构288

8．7．2 ROM-BIOS对DMA系统的编程291

思考题与练习题297

参考文献297