《Z8000微处理器设计手册》

目录1

第一章 Z8000 CPU1

1.1 操作系统2

1.2 Z-总线5

1.3 Z8000 CPU结构7

1.4 系统方式和正常方式10

1.5 Z8002引脚配置11

1.6 Z8001引脚配置18

1.7 分段寻址和存储器管理20

1.8 分段方式和非分段方式24

1.9 CPU操作状态24

1.10 系统输入27

1.11 CPU时钟的技术要求27

第二章 CPU寄存器29

2.1 Z8002通用寄存器29

2.2 Z8002控制寄存器32

2.3 Z8001通用寄存器34

2.4 Z8001控制寄存器35

第三章 与存储器的接口技术38

3.1 存储器地址空间38

3.2 存储器的组织40

3.3 存储器控制逻辑43

例1：对Z6132的接口技术49

例2：对Z6132和2716的接口技术55

3.4 存储器刷新57

4.1 输入／输出地址空间60

第四章 对外围设备的接口技术60

4.2 输入／输出接口信号61

4.3 输入／输出控制逻辑64

4.4 Z-总线中断信号66

第五章 指令和接口定时68

5.1 指令预取68

5.2 基本定时周期69

5.3 存储器周期70

5.4 输入／输出周期76

5.5 内部操作周期78

5.6 存储器刷新周期80

5.7 AC定时特性82

5.8 存储器接口定时：示例84

5.9 等待状态的形成86

第六章 中断、陷井和复位91

6.1 中断91

6.2 陷井93

6.3 中断和陷井的处理94

6.4 异常的优先级95

6.5 中断响应96

6.6 保存程序状态96

6.7 程序状态区98

6.8 中断返回104

6.9 外围设备中断优先级链路105

6.10 中断响应周期109

6.11 中断响应时间113

6.12 系统调用指令114

6.13 服务程序115

6.14 暂停指令117

6.15 复位118

6.16 预置子程序121

6.17 其它上下文转换指令122

第七章 总线和资源共享124

7.1 总线请求124

7.2 总线请求优先级链路127

7.3 共享资源请求129

7.4 Z-总线信号136

第八章 指令系统139

8.1 汇编语言的规则139

8.2 CPU寄存器的用法141

8.3 长偏移地址和短偏移地址142

8.4 寻址方式144

8.5 寄存器方式145

8.6 直接地址方式145

8.7 立即方式147

8.8 间接寄存器方式148

8.9 变址方式149

8.10 基地址方式150

8.11 基地址变址方式151

8.12 相对地址方式152

8.13 寻址方式的应用153

8.14 隐含的寻址方式154

8.15 汇编语言指令154

8.16 数据传送指令155

8.17 算术指令157

8.18 逻辑指令159

8.19 位操作指令160

8.20 循环和移位指令161

8.21 程序控制指令165

8.22 程序块传送指令167

8.23 程序块比较指令168

8.24 程序块翻译指令169

8.25 输入／输出（I/O）指令171

8.27 CPU控制指令172

8.26 特殊的I/O指令172

第九章 Z8010存储器管理部件194

9.1 存储器分配194

9.2 分段和存储器分配196

9.3 存储器保护199

9.4 Z8010 MMU的结构201

9.5 段描述寄存器207

9.6 控制寄存器211

9.7 地址翻译214

9.8 违例的类型和状态寄存器215

9.9 陷井和抑制219

9.10 MMU命令221

9.11 复位226

9.12 多个MMU的系统227

9.13 MMU和存储器的访问时间229

9.14 MMU和虚拟的存储器229

第十章 扩展处理器部件233

10.1 CPU-EPU接口233

10.2 扩充指令235

10.3 STOP的定时238

第十一章 一个Z8000设计的实例241

11.1 时钟发生器241

11.2 CPU总线的缓冲242

11.3 地址锁存248

11.4 存储器接口249

11.5 外围接口253

第十二章 Z8000系列器件262

12.1 Z-BUS外围接口263

12.2 外围中断结构265

12.3 Z8036 CIO269

12.4 Z8038 FIO285

12.5 FIFO缓冲器扩充303

12.6 Z8030 SCC304

12.7 Z8065 BEP316

12.8 Z8068 DCP317

12.9 Z8052 CRTC319

12.10 Z8016 DTC321

12.11 Z6132 RAM324

第十三章 Z-BUS微型计算机329

13.1 Z8结构概述329

13.2 Z8存储空间334

13.3 Z8 I/O 端口338

13.4 Z8计数／计时器342

13.5 Z8串行I/O344

13.6 Z8中断344

13.7 Z8指令系统345

13.8 Z8的结构350

13.9 Z8000-Z8接口352

13.10 UPC结构概述353

13.11 UPC存储空间355

13.12 UPC I/O端口360

13.13 UPC中断360

13.14 CPU-UPC通信361

13.15 UPC产品结构365

附录A Z8000 CPU直流和交流电特性367