《表1 门级网表描述:基于反向神经网络的硬件木马识别》
本文展示了一个简单电路的门级网表结构,逻辑结构如图1所示,门级网表描述如表1所示。其中,表1的代码是电路的网表信息。网表文件是基于Verilog HDL语言编写的一种描述电路逻辑结构的文件,所有网表文件都以module开始,之后为这个网表的名称和整个电路的输入输出端口的名称,endmodule代表结束整个网表。整个网表类似于一个函数体,可以把它看作是一个电路体,需要使用时调用即可。输入输出端定义之后是网表内部所有线网的定义,如wire x,y,z定义了此电路的所有线网,对应三根线网x,y,zㄢ
图表编号 | XD0079763100 严禁用于非法目的 |
---|---|
绘制时间 | 2019.07.15 |
作者 | 张凡、董晨、陈景辉、贺国荣 |
绘制单位 | 福州大学数学与计算机科学学院空间数据挖掘与信息共享教育部重点实验室、福州大学网络计算与智能信息处理重点实验室、福州大学数学与计算机科学学院空间数据挖掘与信息共享教育部重点实验室、福州大学网络计算与智能信息处理重点实验室、福州大学网络系统信息安全重点实验室、福州大学数学与计算机科学学院空间数据挖掘与信息共享教育部重点实验室、福州大学网络计算与智能信息处理重点实验室、福州大学数学与计算机科学学院空间数据挖掘与信息共享教育部重点实验室、福州大学网络计算与智能信息处理重点实验室 |
更多格式 | 高清、无水印(增值服务) |