《表1 NPU指令格式：基于SoC FPGA和CNN模型的动作识别系统设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于SoC FPGA和CNN模型的动作识别系统设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

为了便于实现、修改CNN架构，本文设计了基于指令集架构的NPU处理单元，能够执行矩阵运算（如ADD、SUB、MULT、DOT等）、立即数运算（ADDi、MULTi等）、2-D图像处理（如卷积CONV、池化POOL等）、激活函数（如SIGM、TANH、ReLU等）。指令集架构NPU结构框图如图9所示。通过不同NPU指令组合，能够实现不同CNN结构。NPU指令设计参考RISC格式，如表1所示，每条指令是128 bit长度，其中高4 bit区分指令类型，[123:92]表示参数$1内存首地址，[91:60]表示参数$2的内存首地址或者立即数IMM，[59:28]表示运算结果$3的内存首地址，[27:0]用于表示运算参数，如函数输入矩阵尺寸、卷积核尺寸等。