《表2 MIO的配置：Zynq UltraScale+MPSoC的嵌入式最小系统开发》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《Zynq UltraScale+MPSoC的嵌入式最小系统开发》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

XCZU9EG处理器的MIO是功能复用引脚，每一个MIO引脚都支持多种备选接口，78个MIO引脚共分为3个bank。根据最小系统硬件电路设计，bank500部分[MIO（0:25）]配置Q-SPI接口、UART接口，接口电平配置为3.3V。bank501部分[MIO（26:51）]配置eMMC接口，接口电平配置为3.3V。bank502部分[MIO（52:77）]配置千兆以太网的MAC接口，接口电平配置为1.8V。本设计中MIO的具体配置如表2所列。