《表3 WR功耗开销表:WiNoC中EF-ACK容错无线接口设计》
面积和功耗开销一直是No C所需考虑的重要问题,本文使用Synopsys公司的Design Compiler实验工具,用Verilog语言描述和搭建硬件逻辑架构,用ModelSim和Xilinx ISE进行功能和结构仿真,得到如表2所示的面积开销以及如表3所示的功耗开销.本文采用的Zig-Zag天线面积大约为0.19mm2,毫米波收发器面积约为0.16mm2[20,21].
图表编号 | XD0017157500 严禁用于非法目的 |
---|---|
绘制时间 | 2018.11.01 |
作者 | 欧阳一鸣、钱昌、杜高明、黄正峰、李建华、梁华国 |
绘制单位 | 合肥工业大学计算机与信息学院、合肥工业大学计算机与信息学院、合肥工业大学电子科学与应用物理学院、合肥工业大学电子科学与应用物理学院、合肥工业大学计算机与信息学院、合肥工业大学电子科学与应用物理学院 |
更多格式 | 高清、无水印(增值服务) |