《表1 DSLogic性能参数表》
本文基于虚拟逻辑分析仪结构设计时序监测的硬件系统,如图2所示;利用DSLogic逻辑分析仪模块实现接口信号数据采集及阈值比较,其性能参数如表1所示;通过USB总线接收数据流并以二进制文件存储到服务器硬盘。
图表编号 | XD00164290900 严禁用于非法目的 |
---|---|
绘制时间 | 2020.05.25 |
作者 | 高亮、宫久路、谌德荣 |
绘制单位 | 北京理工大学机电学院、北京理工大学机电学院、北京理工大学机电学院 |
更多格式 | 高清、无水印(增值服务) |
本文基于虚拟逻辑分析仪结构设计时序监测的硬件系统,如图2所示;利用DSLogic逻辑分析仪模块实现接口信号数据采集及阈值比较,其性能参数如表1所示;通过USB总线接收数据流并以二进制文件存储到服务器硬盘。
图表编号 | XD00164290900 严禁用于非法目的 |
---|---|
绘制时间 | 2020.05.25 |
作者 | 高亮、宫久路、谌德荣 |
绘制单位 | 北京理工大学机电学院、北京理工大学机电学院、北京理工大学机电学院 |
更多格式 | 高清、无水印(增值服务) |