《表1 Chirp信号激励电路控制模块的端口定义》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于AD9854的超声导波激励电路设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

Chirp信号激励电路控制逻辑用于设置AD9854的寄存器，把上位机发送的命令COM＿in和值COM＿data依次写入对应的寄存器中，COM＿in为频率分辨率、频率大小、时间长度和时间分辨率。CLK＿50MHz为参考时钟信号，RST＿B为复位信号。DATA＿out为写寄存器值的8位数据，ADDR＿out为寻址寄存器的6位地址。WR＿out为写寄存器使能信号，下降沿有效。UP＿clk为将刷新数据写入寄存器中，上升沿有效。Chirp信号激励电路控制模块的端口定义如表1所示。