《表1 图4所示电路中MOS管的参考宽长比》
电路使用Spectre和Hspice进行仿真,并使用TSMC 0.18 CMOS工艺和IC5141进行布线,电源电压VDD为1 V,I1端输入方波电流,其上升沿和下降沿设置为0.2 ns;I2输入参考电流,输入参考电流通常为直流电流,在输入差分电流为1μA的情况下,该电路取得了2.2 ns的传播延迟,低于大多数已提出的电流比较器结构的传播延迟.该电路精度较高,当输入参考端电流为5 n A时能正常工作.表1给出了图4所示电路的MOS管参考尺寸比例,对于放大器负载而言,为了得到更高的输出摆幅,负载管的阻抗通常不能过大,所以在本设计中使用较大比例的PMOS负载,同时为了减小电路的传播延迟,放大器的输入管尺寸通常不会太大(考虑开环增益与传播延迟之间的折衷).如图7所示,对于不同的负载大小,输入级的带宽会有较大的不同,因此减小负载电容的大小是十分必要的.
图表编号 | XD00132960000 严禁用于非法目的 |
---|---|
绘制时间 | 2020.02.25 |
作者 | 余飞、高雷、王春华 |
绘制单位 | 长沙理工大学计算机与通信工程学院、长沙理工大学计算机与通信工程学院、湖南大学信息科学与工程学院 |
更多格式 | 高清、无水印(增值服务) |