《表1 室温不同频率下的V0,Nd,WD,Φn,ΦB0实验数据》
低频时,界面态跟随交流小信号的变化,俘获电子填充界面的空缺状态.相较于高频,捕获电子减小了耗尽层电场强度,空间电荷及耗尽层宽度WD也相应减少.这使得Si中电子更易注入Gr,意味着势垒高度的减小.换言之,更多的电子注入Gr使Gr的费米能级抬高,即Gr的功函数减小.根据式(4),势垒高度ΦB0减小.综上所述,器件最好工作在高频情况下,有利于减少界面态的影响,获得大的势垒高度、内建电场,从而减少载流子的复合,提升器件的性能.
图表编号 | XD00117855900 严禁用于非法目的 |
---|---|
绘制时间 | 2019.12.01 |
作者 | 方昕宇、陈俊 |
绘制单位 | 苏州大学电子信息学院、苏州大学电子信息学院 |
更多格式 | 高清、无水印(增值服务) |