《标准集成电路数据手册PAL电路》求取 ⇩

10.7.10 硬件环境以及与CAE环境的结合 （581

第一部分 PAL的设计和应用1

第一章 引言和基本设计应用1

1.1 引言1

1.1.1 什么是PLD1

1.1.2 其它可行的实现方法3

1.1.3 PLD与其它实现方法相比有些什么优点4

1.1.4 小结6

1.2 产品综述7

1.2.1 PAL器件7

1.2.1.1 TTL和CMOS的PAL器件11

1.2.1.2 CMOS的PAL器件20

1.2.1.3 ECL的PAL器件22

1.2.2 可编程序列发生器23

1.2.3 LCA器件24

1.3 初学者指南25

1.3.1 PALASM软件的安装25

1.3.2 进行组合型的设计——基本门27

1.3.3 寄存型的设计——基本触发器37

1.3.4 对器件编程43

1.4 PLD的设计方法45

1.4.1 概念化设计46

1.4.2 器件选择方面的考虑47

1.4.3 实现设计52

1.4.3.1 设计语法53

1.4.4 模拟57

1.4.5 器件的编程和测试60

1.5 组合逻辑设计60

1.5.1 编码器和译码器61

1.5.2 多路复用器70

1.5.3 比较器73

1.5.4 值域译码器81

1.5.5 加法器／算术逻辑电路83

1.5.6 锁存器88

1.6 寄存器逻辑设计91

1.6.1 同步寄存型设计96

1.6.1.1 计数器96

1.6.1.2 移位寄存器126

1.6.1.3 计数器和移位寄存器器件选择的依据130

1.6.2 异步寄存型设计130

1.6.3 寄存型PLD的其它应用134

1.7 状态机设计140

1.7.1 状态机理论143

1.7.2 状态机的类型：Mealy与Moore146

1.7.3 器件选择的依据149

1.7.4 PAL器件作为序列发生器153

1.7.5 可编程逻辑序列发生器（PLS）158

1.7.6 PROSE序列发生器（PMS14R21）163

1.7.7 熔丝可编程控制器（Am29PL141）164

1.7.8 状态机设计练习166

1.7.8.1 概念化设计166

1.7.8.2 状态机的表示法167

1.7.8.3 状态机语法171

1.8 用异或可编程逻辑器件（XOR PLD）简化各种计数器和其它各类器件的设计175

1.8.1 异或可编程逻辑器件用于计数器时的优越性175

1.8.2 异或可编程逻辑器件工作原理177

2.1.1 可编程逻辑器件用作标准产品的粘结电路184

2.1 引言184

第二章 以微处理器为基础的系统184

2.1.1.1 地址译码185

2.1.1.2 产生等待状态186

2.1.1.3 DRAM控制187

2.1.2 微处理器外围接口187

2.1.3 结论187

2.2 与8086/80186/80286的接口188

2.2.1 综述188

2.2.2 8086和Am7990 LANCE接口188

2.2.3 8086和Am9516通用DMA控制器的接口191

2.2.4 80286到Am9568数据运算处理器的接口196

2.2.4.1 DCP时钟197

2.2.4.2 改进199

2.2.5 80286到Am8530的接口200

2.3 与68000/68020的接口201

2.3.1 综述201

2.3.2 68000到Am8530带中断的接口202

2.3.3 68000和Am7990 LANCE的接口205

2.3.4 68000中断控制器207

2.3.4.1 引言207

2.3.4.2 68000的例外事件处理和引脚说明208

2.3.4.3 单个向量中断（方法1）210

2.3.4.4 自动向量中断（方法2）212

2.3.4.5 结论214

第三章 存储器控制216

3.1 引言217

3.1.1 PROM和SRAM控制217

3.1.2 存取时间方面的考虑218

3.1.3 DRAM系统219

3.1.3.1 DRAM控制器和PLD220

3.1.3.2 差错检测和纠正221

3.1.4 高速缓冲存储器系统222

3.2 存储器信号交换逻辑222

3.3 用先进的PAL器件定制DRAM控制器225

3.3.1 灵活的刷新产生机制226

3.3.2 灵活的仲裁方案226

3.3.3 灵活的信号交换协议227

3.3.4 处理器周期的执行227

3.3.5 刷新周期的执行227

3.3.6 具有数据对齐和动态确定总线尺寸的兆位DRAM控制器227

3.3.6.1 动态确定数据总线的尺寸228

3.3.6.2 不对齐传送228

3.3.7 DRAM控制器229

3.3.7.1 定时和仲裁控制230

3.3.7.2 确定数据尺寸和对齐用的PAL器件233

3.4 8088到Am2968的接口247

3.4.1 引言247

3.4.2 接口综述248

3.4.3 PAL器件的功能描述248

3.4.3.1 RASER（PAL16R4）的功能248

3.4.3.2 HLDR（PAL16R6）的功能249

3.4.3.3 刷新定时时序的计算249

3.4.3.4 延迟线中间抽头计算250

3.4.3.5 计数器和方式功能表251

3.5 MC68000到Am2968的接口253

3.5.1 引言253

3.5.2 MC68000的时序要求255

3.6.1 设计要求258

3.6 动态存储器控制的状态序列发生器258

3.6.2 设计方法261

3.7　8位差错检测和纠错263

3.8.2 高速缓冲存储器系统272

3.8 熔丝可编程控制器简化快速缓冲存储器的设计272

3.8.1 引言272

3.8.2.2 标志缓冲器273

3.8.2.1 高速缓存数据存储器273

3.8.2.3 替换算法274

3.8.2.5 Am29PL141熔丝可编程控制器275

3.8.2.4 高速缓存控制器275

3.8.3 系统综述277

3.8.4.2 读而未命中周期278

3.8.4 系统操作278

3.8.4.1 读且命中周期278

3.8.4.3 写且命中周期279

3.8.5 FPC操作280

3.8.4.4 写而未命中周期280

3.8.5.3 每一周期的动作283

3.8.5.1 测试周期请求283

3.8.5.2 测试周期类型283

3.8.6 时序和性能284

3.8.5.4 修改算法284

3.8.5.5 修改地址的产生284

3.9.1 引言286

3.9 PAL22RX8A用于32地址单元的后进先出（LIFO）RAM的控制和寻址286

3.9.2 J-K的触发功能288

3.9.2.2 有效读周期——POP289

3.9.2.1 有效写周期——PUSH289

3.9.2.3 指令译码290

4.1 引言293

第四章 图形和图象处理系统293

4.3 显示控制器294

4.2 本地图形处理器294

4.4 帧缓冲器295

4.5 并串转换器297

4.7 小型系统视频控制器298

4.6 查找表和数模转换器298

4.7.1 具体实现300

4.7.3 帧缓冲器的寻址301

4.7.2 行同步发生器301

4.7.4 帧同步发生器305

4.7.5 信号的分配306

4.7.6 视频移位寄存器309

4.8.1 宏单元说明313

4.7.7 附加的控制特性313

4.8 PAL32VX10的隐匿寄存器用于输入密集的状态机设计313

4.8.2 J-K可编程特性314

4.8.3 双端口视频移位寄存器315

4.8.4 J-K功能的推导317

5.2 应用领域321

第五章 数字信号处理321

5.1 引言321

5.2.2 单片和积木式单元的比较323

5.2.1 速度及其它要求的比较323

5.3.1 数字、模拟波形产生方法的比较324

5.2.3 PLD的应用324

5.3 波形发生器324

5.3.2 PAL器件的实现325

5.3.3 查找表的产生326

5.4 密集的状态机设计330

5.5.2 逐次逼近法334

5.5 模数转换334

5.5.1 转换技术334

5.5.4 用PAL20RS10实现335

5.5.3 量化误差335

6.1 引言344

第六章 总线接口344

6.1.3 控制部分345

6.1.1 地址部分345

6.1.2 数据部分345

6.2.1 功能描述348

6.1.4 公用部分348

6.1.5 系统的进一步扩充348

6.2 Unibus中断控制器348

6.2.2 PAL设计规范351

6.2.3 模拟结果352

6.3.3 定时方面的考虑353

6.3 10MHz处理器用Multibus裁决器的设计353

6.3.1 综述353

6.3.2 功能要求353

6.3.4 PAL设计说明354

6.5 Z-Bus与8088/8086的接口357

6.4 Multibus与Am9516的接口357

6.5.1 设计要求360

6.5.2 设计方法361

6.6.3 总线控制器的设计步骤364

6.6 用PLD简化的VME总线控制364

6.6.1 一个高性能的总线364

6.6.2 功能模块364

6.6.3.1 PLD总线裁决器365

6.3.3.2 优先级裁决选项367

6.6.3.5 中断逻辑368

6.3.3.3 处理中断368

6.6.3.4 中断处理器的预处理器（IHP）368

6.6.4 用开发工具简化控制器设计371

7.1 通信系统概述376

第七章 通信376

7.1.1 通信中可编程逻辑的特性377

7.1.2 基本的电话系统378

7.1.3 数据通信380

7.2 使用CMOS ZPAL器件实现B8ZS编码381

7.2.2 B8ZS编码器382

7.2.1 编码原理和功能说明382

7.2.3 B8ZS译码器384

7.3.1 HDB3码400

7.3 使用PAL器件实现HDB3线路编码400

7.3.2 HDB3编码器的实现401

7.3.3 HDB3译码器的实现404

7.4.1 调制解调器编码技术417

7.4 以ZPAL器件实现QAM编码器417

7.5 用PLD器件实现4B3T线路代码转换机423

7.4.2 以PALC20R8Z为基础的QAM编码器………………………………………………………（419 ）423

7.5.1 双极性码和三进制码424

7.5.2 线路编码425

7.5.3 4B3T线路编码器的实现426

7.5.4 4B3T线路译码器的实现430

7.6 用PALC22V10实现曼彻斯特编码器447

7.6.1 PAL器件的设计449

第八章 外围设备电路456

8.1 GCR（4B-5B）编码器／译码器458

8.2 用PLD实现磁盘驱动器的编码器／译码器464

8.2.1 RLL 2,7编码与MFM编码471

8.2.2 RLL 2,7编码转换为状态机472

9.1.1 数据获取473

第九章 工业控制473

9.1 概述473

9.1.3 控制部分以及PID算法474

9.1.2 数据分析474

9.1.5 PAL器件的使用475

9.1.4 应用范围及性能要求475

9.2 步进马达控制器476

9.3 轴角编码器484

10.1.1 用于可编程逻辑的设计软件504

第十章 用于可编程逻辑的设计软件504

10.1 引言504

10.1.4 软件工具505

10.1.2 逻辑模拟505

10.1.3 可编程逻辑的测试505

10.2.3 逻辑的自动简化507

10.2 PALASM2逻辑设计软件包507

10.2.1 以不同的形式自由地表达你的设计思想507

10.2.2 自动测试507

10.2.7 PALASM2设计软件的使用508

10.2.4 对编程器件的设计进行编辑508

10.2.5 使用方便的新菜单508

10.2.6 硬件支持508

10.3.1 PLD设计方法：使用PLPL509

10.3 PLPL：可编程逻辑的编程语言（软件版本V2.1 ）509

10.3.3.1 语言元素510

10.3.2 PLPL的PLD设计环境510

10.3.3 PLPL逻辑语言510

10.3.4.2 标题512

10.3.4 PLPL的设计文件512

10.3.4.1 设计名512

10.3.4.3 逻辑说明部分514

10.3.5.1 IF-THEN-ELSE语句515

10.3.5 高级逻辑描述515

10.3.5.2 CASE语句517

10.3.5.3 狄摩根变换519

10.3.5.4 特殊的功能520

10.3.5.5 特殊的组成部分521

10.3.5.6 产生测试向量523

10.3.6 PLPL V2.1程序528

10.4.1 逻辑单元阵列531

10.4 逻辑单元阵列（LCA）和开发系统531

10.4.1.1 LCA的编程533

10.4.2.1 LCA-MDS21 XACT设计编辑程序535

10.4.2 LCA的开发系统535

10.4.2.2 XACT宏电路库536

10.4.2.3 LCA-MDS22 P-SILOS模拟程序539

10.4.2.6 LCA-MDS24、LCA-MDS26、LCA-MDS27 XACTOR在线仿真系统540

10.4.2.4 LCA-MDS23自动布局和路径确定程序540

10.4.2.5 LCA-MDS31 FutureNet DASH原理图设计输入接口540

10.4.2.7 LCA-MEK01 LCA评测工具包541

10.5 用于PLD设计的工具ABEL-GATES542

10.5.1 设计的模拟和优化543

10.5.2 ABEL544

10.5.4 ABEL和DASH-GATES的差别545

10.5.3 DASH-GATES545

10.5.5 设计的描述和处理546

10.6 CUPL551

10.6.1 使用PLD对复杂的分立逻辑进行压缩559

10.6.2 用状态机方法加快逻辑设计566

10.7 LOG/iC574

10.7.3 FSM语法575

10.7.1 开发过程575

10.7.2 标准语法575

10.7.4 一致性检查576

10.7.6 优化578

10.7.5 验证578

10.7.8 测试用的辅助手段579

10.7.7 实现579

10.7.9 文档资料581

10.7.11 PAL32VX10的设计实例582

11.1.1 用样品器件进行编程584

11.1 编程584

第十一章 编程584

11.1.3 寄存器预加载585

11.1.2 用JEDEC文件进行编程585

11.1.4 选择正确的编程器586

11.1.5.2 认可过程587

11.1.5.1 使用已认可的编程器的好处587

11.1.5 已认可的编程器587

11.2.1 ProPAL器件588

11.2 ProPAL HAL和ZHAL器件编程588

11.1.5.3 新产品的支持588

11.1.5.4 范围宽广的各种编程器588

11.2.4 用户应该使用ProPAL、HAL还是ZHAL器件589

11.2.3 ZHAL器件589

11.2.2 HAL器件589

11.2.5 质量与节约成本590

11.2.6 节省费用的例子591

11.2.8.1 AutoVec测试592

11.2.8 ProPAL、HAL和ZHAL器件的功能测试592

11.2.7 功能测试的重要性592

11.2.8.3 AC型功能测试593

11.2.8.2 直接型功能测试593

12.2 可测试性的定义——定性的595

12.1 引言595

第十二章 可测试性595

12.3.1 单次固定故障的模拟596

12.3 可测试性的定量化596

12.4 可测试组合电路的设计597

12.3.2 不可检测故障597

12.5 重会聚扇出598

12.7 逻辑冒险601

12.6 极小化的重要性601

12.8.1 反馈603

12.8 可测试时序电路的设计603

12.9.1 可控锁存器604

12.9 锁存器604

12.9.2 锁存器冒险605

12.10 振荡器607

12.9.3 透明锁存器607

12.11.1 状态机的初始化608

12.11 可测试状态机的设计608

12.10.1 检测振荡器608

12.11.3 在设计中包含初始化609

12.11.2 上电初始化609

12.11.5 从非法状态的恢复610

12.11.4 非法状态610

12.11.7 恢复进入00...0的状态611

12.11.6 一步恢复的设计611

12.11.8 恢复进入一固定状态612

12.11.10 缺省转换613

12.11.9 恢复到任何合法状态613

12.11.12 为针床测试作准备614

12.11.11 非法状态恢复的测试614

12.12.1 DOC结构615

12.12 使用PROSE器件的可测试性设计615

12.12.2 系统级测试618

12.12.4 器件级测试619

12.12.3 板级测试619

12.13 测试向量的使用620

12.14 结论622

第十三章 PALASM2软件623

13.1.1.1 所支持的可编程器件624

13.1.1 PALASM2软件介绍624

13.1 引言624

13.1.1.2 所支持的计算机625

13.1.2 程序和文件一览626

13.1.2.1 PALASM2软件程序627

13.1.2.2 输入、输出和中间文件629

13.2.1.1 安装所需条件630

13.2.1 安装步骤630

13.1.2.3 PALASM2的辅助程序630

13.2 PALASM2软件的安装630

13.2.1.2 双软盘系统的PALASM2软件安装631

13.2.1.3 硬盘系统的PALASM2软件安装632

13.2.2 软件建立634

13.2.3 加辅助程序到主菜单636

13.3.1 过程的综述637

13.3 运行软件637

13.2.4 对AUTOEXEC.BAT和CONFIG.SYS文件的修改637

13.3.2.1 调用PALASM菜单639

13.3.2 使用菜单前的准备639

13.3.2.2 目录和输入文件的指定640

13.3.5 自动运行汇编和模拟641

13.3.4 学习样本输入文件641

13.3.3 打开样本输入文件641

13.3.6.1 检查输入文件的语法642

13.3.6 输入文件的处理642

13.3.6.4 对输入文件汇编644

13.3.6.3 对输入方程式化简644

13.3.6.2 展开输入方程式644

13.3.6.5 查看汇编输出文件645

13.3.7.2 观察模拟输出文件647

13.3.7.1 运行模拟程序647

13.3.7 对设计例子的模拟647

13.3.8 JEDEC文件的反汇编649

13.3.7.3 查看JEDEC测试数据649

13.3.9.1 查看运行时日志650

13.3.9 识别输入文件中的错误650

13.3.9.2 TRE文件的反汇编651

13.3.10 汇编输出文件的说明652

13.3.10.2 查看JEDEC文件653

13.3.10.1 熔丝图的说明653

13.3.11 从DOS运行软件654

13.4.1 建立布尔方程式设计文件655

13.4 建立布尔方程式设计文件655

13.4.1.1 一般语法656

13.4.1.2 建立说明段（Declaration Segment）657

13.4.1.3 建立方程式段（Equations Segment）660

13.4.2.1 可编程的极性664

13.4.2 极性664

13.4.3 特殊器件的设计文件编制666

13.4.2.2 固定的输出极性666

13.4.3.1 PLS器件的一般考虑667

13.4.3.2 PAL器件的一般考虑668

13.4.3.5 PAL16RA8和PAL20RA10器件的特殊考虑669

13.4.3.4 PAL22V10器件的特殊考虑669

13.4.3.3 PAL10H20G8器件的特殊考虑669

13.4.3.7 PAL32VX10器件的特殊考虑671

13.4.3.6 PAL32R16和PAL64R32器件的特殊考虑671

13.4.4 用于验证布尔方程式设计文件的检查清单674

13.5.1.1 创建Mealy状态图675

13.5.1 创建状态图675

13.5 建立状态机设计文件675

13.5.1.2 创建Moore状态图678

13.5.2 建立状态机设计文件680

13.5.2.1 一般语法681

13.5.2.2 建立说明（Declaration）程序段682

13.5.2.3 建立状态（State）程序段685

13.5.2.4 建立条件（Condition）程序段692

13.5.3.1 PLS和PROSE器件的一些考虑694

13.5.3 PLS、PROSE或PAL器件的状态机设计文件编制694

13.5.3.2 PAL器件的一般考虑695

13.5.4 观察一个简单的设计文件696

13.6.2 建立模拟程序段698

13.6.1 专用语法698

13.6 建立模拟698

13.6.2.1 模拟语言699

13.6.2.2 模拟准则的回顾706

13.6.3 样本设计文件的回顾和输出文件的解释707

13.6.2.3 状态机模拟语法规则707

13.6.3.1 历史波形的解释711

13.6.3.2 踪迹波形的解释712

13.6.3.3 历史文件的解释713

13.6.3.5 踪迹文件的解释714

13.6.3.4 PROSE器件的历史文件的解释714

13.6.3.6 JEDEC测试数据的解释715

13.7.1 送JEDEC文件到编程器716

13.7 器件编程716

13.7.1.2 建立通信链路717

13.7.1.1 连接编程器717

13.7.2.1 装入PC2718

13.7.2 PC2通信软件718

13.7.1.3 使用MS-DOS传送JEDEC文件718

13.7.2.2 建立计算机传送参数720

13.7.2.3 传送JEDEC文件721

13.7.4 器件编程723

13.7.3 用样品器件进行复制723

A.1.1 三种基本的门724

A.1 基本逻辑单元724

附录A 逻辑设计参考资料724

A.1.3 交换律、结合律和分配律725

A.1.2 运算符的优先级725

A.1.6 范式726

A.1.5 逻辑变换726

A.1.4 对偶性726

A.1.8 逻辑化简728

A.1.7 范式之间的变换728

A.1.10 卡诺图使逻辑极小化729

A.1.9 狄摩根定理729

A.1.11 比较和等同：XOR门和XNOR门731

A.2.1.1 S-R锁存器733

A.2.1 不用时钟选通的触发器——锁存器733

A.2 基本存储单元733

A.2.1.2 D型锁存器（透明锁存器）734

A.2.1.3 J-K锁存器736

A.2.1.4 T型锁存器738

A.2.2.1 D型触发器739

A.2.2 用时钟选通的触发器739

A.3.1.1 二进制和十进制之间的转换741

A.3.1 数制之间的转换741

A.3 二进制数741

A.3.1.2 二进制和八进制及十六进制间的转换743

A.3.2.1 二进制反码表示法744

A.3.2 二进制算术运算744

A.3.2.2 二进制补码表示法746

A.4.2 输出引脚的极性747

A.4.1 输入引脚的极性747

A.4 信号极性747

A.4.3 反馈极性748

CT74/54PAL8L14A752

CT74/54PAL6L16A752

第二部分 数据手册752

CT74/54PAL16L2756

CT74/54PAL14L4756

CT74/54PAL10H8系列756

CT74/54PAL10H8756

CT74/54PAL12H6756

CT74/54PAL14H4756

CT74/54PAL16H2756

CT74/54PAL16C1756

CT74/54PAL10L8756

CT74/54PAL12L6756

CT74/54PAL12L10系列770

CT74/54PAL12L10770

CT74/54PAL14L8770

CT74/54PAL16L6770

CT74/54PAL18L4770

CT74/54PAL20L2770

CT74/54PAL20C1770

CT74/54PAL16R8系列（D、B、Q-25、B-2、A、B-4、A-2、A-4）780

CT74/54PAL16L8780

CT74/54PAL16R8780

CT74/54PAL16R6780

CT74/54PAL16R4780

CT74/54PAL16RA8795

CT74/54PAL16RP8A798

CT74/54PAL16RP6A798

CT74/54PAL16RP4A798

CT74/54PAL16P8A798

CT74/54PAL16RP8A系列798

CT74/54PAL16X4806

CT74/54PAL20R6810

CT74/54PAL20R8810

CT74/54PAL20R4810

CT74/54PAL20L8810

CT74/54PAL20R8系列（B、B-2、A、A-2、Z-40/45）810

CT74/54PAL20RA10822

CT74/54PAL20RS8825

CT74/54PAL20RS10825

CT74/54PAL20RS4825

CT74/54PAL20S10825

CT74/54PAL20RS10系列825

CT74/54PAL20X8A833

CT74/54PAL20X10A833

CT74/54PAL20X4A833

CT74/54PAL20L10A833

CT74/54PAL20X10A系列833

CT74/54PAL22RX8A841

AmPAL16R6845

AmPAL16R8845

AmPAL16R4845

AmPAL16L8845

AmPAL16R8系列（D、B、AL、A、Q、L、Std）845

AmPAL20RP6848

AmPAL20RP8848

AmPAL20RP4848

AmPAL20L10848

AmPAL20RP10848

AmPAL22P10848

AmPAL20RP10系列（B、A、AL、-20）848

AmPAL20XRP8859

AmPAL20XRP10859

AmPAL20XRP6859

AmPAL20XRP4859

AmPAL22XP10859

AmPAL20XRP10系列（-20、-30、-30L、-40L）859

附录A 关于TTL/CMOS PAL器件的通用信息868

A.1 极限值868

A.2 通用信息869

A.3 波形图871

附录B 国标PAL系列器件和MMI、AMD公司产品型号对照876