《32位微处理机》求取 ⇩

第一章 绪论1

目录1

第二章 RISC剖析3

2.1 导论3

2.2 RISC的起源4

2.3 RISC的挑战8

2.4 商业RISC机器9

2.4.1 INMOS算元10

2.4.2 ACORN RISC机器ARM12

2.4.3 RISC潮流13

2.5 有关RISC/CISC的混淆观点13

2.6 多寄存器系统研究19

2.7 Intel 43222

2.8 小结26

参考文献26

3.2 WE32100微处理器体系结构29

第三章 AT T公司的32位微处理器系统WE3210029

3.1 概述29

3.3 编程语言支持30

3.3.1 算术和逻辑指令30

3.3.2 其他数据类型的运算31

3.3.3 过程连接32

3.3.4 环境控制、任务分配和事故33

3.4 WE32100微处理器操作系统支持34

3.4.1 进程34

3.4.2 进程开关35

3.4.3 调用进程／返回到进程36

3.4.4 中断36

3.4.5 受控转移36

3.4.6 事故37

3.4.7 硬件过程开关的UNIX使用及MMU38

3.5 WE32100微系统中通用外设芯片的使用39

3.6 WE32101存储器管理单元体系结构40

3.5.1 协处理器接口40

3.6.1 地址空间分隔41

3.6.2 特性41

3.6.3 内部结构44

3.6.4 操作45

3.7 操作系统问题46

3.8 WE32106算术加速部件体系结构46

3.8.1 在WE32106MAU中支持IEEE浮点标准47

3.9 DMAC直接存储存取控制器体系结构48

3.8.2 IEEE标准概要48

3.9.1 DMAC存储器间复制改进UNIX系统性能49

3.9.2 DMAC中八位外设总线的优点50

3.10 WE32103动态RAM控制器结构50

3.10.1 使用256K DRAM的WE32103 DRC预转换方式50

3.11 小结50

参考文献51

4.1 引言52

第四章 Inmos算元52

4.2 算元一般体系结构53

4.3 T424算元56

4.4 T424指令系统58

4.5 Occam语言的历史和基本原理60

4.6 Occam语言61

4.7 算元系统开发研制64

4.8 分享负荷65

4.9 并行系统的设计67

4.10 系统体系结构68

4.11 未来开发71

参考文献72

第五章 Intel的8038673

5.1 引言73

5.2 程序设计模型73

5.2.1 寄存器组73

5.2.2 数据类型76

5.2.3 地址变换78

5.3.1 存储器管理79

5.3 操作系统模型79

5.3.2 多任务和多环境84

5.3.3 80386的虚拟执行84

5.3.4 多任务的环境84

5.4 80386的外部总线85

5.4.1 SRAM和高速缓存子系统85

5.5 外部设备88

5.6 直接存储器存取89

5.7 设计实例：工程工作站90

第六章 Motorola 6802092

6.1 引言92

6.2 工艺92

6.3 结构92

6.4.1 操作数93

6.4.2 程序设计的模型93

6.4 数据的构成93

6.4.3 存储器的组成96

6.4.4 程序和数据的引用96

6.5 寻址能力97

6.5.1 现行的寻址方式97

6.6 指令系统提要99

6.6.1 数据传送99

6.6.5 位操作运算100

6.6.6 位字段运算100

6.6.3 逻辑运算100

6.6.4 移位和环移操作100

6.6.2 整数算术运算100

6.6.7 BCD数的运算101

6.6.8 程序控制操作101

6.6.9 系统控制操作101

6.6.10 多处理器控制操作101

6.7 信号说明102

6.8.1 动态总线定宽（Sizing）105

6.8 操作数传输机制105

6.8.3 动态总线定长的优点108

6.9 高速缓存108

6.9.1 高速缓存的基础108

6.8.2 不对齐的操作数108

6.9.2 片内的高速缓存109

6.9.3 片外的高速缓存109

6.10 协处理器111

6.10.1 协处理器接口111

6.10.2 MC68881浮点协处理器114

6.10.3 MC68851分页存储器管理部件115

6.11 存储器管理117

6.11.1 存储器管理方法117

6.11.2 MC68851117

6.12.2 HDS400仿真器118

6.12.3 其他的开发工具118

6.12.1 BENCHMARK 20118

6.12 开发系统的支持118

6.12.4 系统1131119

6.13 软件的支持119

6.14 性能119

参考文献120

第七章 Zilog Z80000 CPU121

7.1 导论121

7.2 地址空间122

7.3 存储管理126

7.4 操作数寻址方式127

7.5 指令系统129

7.6 指令执行和异常135

7.7 多处理器136

7.8 高速缓冲存储器（Cache）138

7.9 外部接口139

7.10 开发系统和语言142

7.11 总结143