《80X86/Pentium 处理器——硬件、软件及接口技术教程》求取 ⇩

第1章 微处理器和微型计算机概论1

1.1 概述1

1.2 IBM和IBM兼容个人计算机：可重编程微型计算机1

1.3 微型计算机系统的一般结构4

1.4 Intel公司的微处理结构的发展6

1.4.1 微处理器性能：MIPS和iCOMP8

1.4.2 晶体管的密度8

1.4.3 可重编程微处理器和嵌入式微处理器9

习题12

第2章 80386DX微处理器的实地址模式软件结构14

2.1 概述14

2.2 80386DX微处理器的内部结构14

2.3 80386DX微处理器的实模式软件模型17

2.4 实模式下存储器地址空间和数据组织17

2.5 数据类型21

2.6 段寄存器和存储器分段24

2.7 指令指针24

2.8 通用数据寄存器26

2.9 指针和变址寄存器27

2.10 标志寄存器28

2.11 实模式存储器地址的产生30

2.12 堆栈32

2.13 实模式输入/输出地址空间35

习题36

第3章 汇编语言编程40

3.1 概述40

3.2 软件：微型计算机的程序40

3.3 IBM可兼容PC/AT汇编语言程序开发44

3.3.1 描述问题44

3.3.2 计划解决45

3.3.3 用汇编语言编程46

3.3.4 建立源程序46

3.3.5 把源程序汇编成目标模块46

3.3.6 产生运行模块47

3.3.7 解的验证48

3.3.8 程序开发周期中有关程序和文件48

3.4 80386DX微处理器的指令集49

3.5 80386DX微处理器的寻址方式50

3.5.1 寄存器操作数寻址方式50

3.5.2 立即操作数寻址方式52

3.5.3 16位存储器操作数寻址方式52

3.5.4 32位存储器操作数寻址方式62

习题64

第4章 PC/AT兼容微型计算机的机器语言编码和DEBUG(调试)软件开发程序67

4.1 概述67

4.2 汇编语言指令变换为机器代码67

4.3 一个完整的程序编码成为机器代码77

4.4 PC/AT和它的DEBUG(调试)程序80

4.5 检查并修改存储器内容85

4.5.1 转储(DUMP)命令85

4.5.2 输入(ENTER)命令88

4.5.3 填充(FILL)命令90

4.5.4 移动(MOVE)命令91

4.5.5 比较(COMPARE)命令91

4.5.6 搜索(SEARCH)命令92

4.6 数据的输入与输出93

4.7 十六进制加法和减法93

4.8 机器语言程序的装入、验证和保存94

4.9 用汇编(ASSEMBLE)命令汇编指令99

4.10 用跟踪(TRACE)和动行(GO)命令执行指令和程序101

4.11 调试一个程序105

习题109

第5章 实模式80386DX微处理器编程(Ⅰ)111

5.1 概述111

5.2 数据传送指令111

5.2.1 移动(MOV)指令111

5.2.2 带符号扩展和带零扩展的移动指令：MOVSX和MOVZX116

5.2.3 XCHG指令116

5.2.4 XLAT和XLATB指令120

5.2.5 存入有效地址和存入全部指针的指令120

5.3 算术指令125

5.3.1 加法指令：ADD，ADC，INC，AAA和DAA125

5.3.2 减法指令：SUB，SBB，DEC，AAS，DAS和NEG133

5.3.3 乘法和除法指令：MUL，DIV，IMUL，IDIV，AAM，AAD，CBW，CWDE，CWD和CDQ138

5.4 逻辑指令144

5.5 移位指令147

5.6 循环移位指令151

5.7 位测试和位扫描指令154

习题156

第6章 实模式80386DX微处理器编程(Ⅱ)162

6.1 概述162

6.2 标志控制指令162

6.3 比较和置位指令166

6.3.1 按条件设置字节值：SETee169

6.4 转移指令170

6.4.1 无条件和条件转移171

6.4.2 分支程序结构：IF-THEN176

6.4.3 循环程序结构：REPEAT-UNTIL和WHILE-DO178

6.4.4 使用循环和分支软件结构应用程序178

6.5 子程序和子程序处理指令184

6.5.1 CALL和RET指令184

6.5.2 入栈和出栈操作188

6.5.3 堆栈帧指令：ENTER和LEAVE195

6.6 循环和循环处理指令198

6.7 串和串操作指令205

6.7.1 移串：MOVSB，MOVSW205

6.7.2 比较串和扫描串：CMPSB/CMPSW/CMPSD和SCASB/SCASW/SCASD206

6.7.3 装入和保存串：LODSB/LODSW/LODSD和STOSB/STOSW/STOSD206

6.7.4 重复串：REP207

6.7.5 串指令的自动变址208

习题210

第7章 利用微软的MASM汇编程序进行汇编语言程序设计216

7.1 概述216

7.2 源程序的语法216

7.2.1 汇编语言语句的语法216

7.2.2 伪操作语句的语法218

7.2.3 语句中的常数218

7.2.4 使用算术、关系和逻辑运算符的操作数表达式220

7.2.5 返回值和属性运算符222

7.3 伪操作223

7.3.1 伪操作223

7.3.2 数据伪操作223

7.3.3 段控制伪操作225

7.3.4 模块化编程伪操作227

7.3.5 存储器使用控制的伪操作228

7.3.6 程序末尾伪操作228

7.3.7 程序列表控制的伪操作229

7.3.8 一个使用伪操作的源程序例子229

7.4 利用编辑器创建源文件231

7.4.1 使用EDLIN行编辑器231

7.4.2 使用EDIT屏幕编辑器234

7.5 用MASM汇编源程序236

7.5.1 初始化汇编过程236

7.5.2 汇编文件中的语法错误240

7.5.3 目标模块242

7.5.4 源清单242

7.5.5 交叉引用表243

7.6 利用链接程序创建可运行模块243

7.6.1 模块化编程243

7.6.2 初始化链接程序244

7.7 装入和执行可运行模块245

习题248

第8章 80386DX保护模式的软件体系结构251

8.1 概述251

8.2 保护模式的寄存器模型251

8.2.1 全局描述符表寄存器251

8.2.2 中断描述符表寄存器254

8.2.3 局部描述符表寄存器255

8.2.4 控制寄存器255

8.2.5 任务寄存器257

8.2.6 改变功能的寄存器258

8.3 保护模式的存储器管理和地址转换259

8.3.1 虚拟地址和虚拟地址空间260

8.3.2 虚拟地址空间的分段261

8.3.3 物理地址空间和虚实地址转换261

8.3.4 段式地址转换262

8.3.5 虚拟地址空间的分页和虚实地址转换265

8.4 描述符和页表项266

8.5 保护模式的系统控制指令集272

8.6 多任务和保护274

8.6.1 保护和保护模式275

8.6.2 在保护模式下访问代码和数据278

8.6.3 任务切换和任务状态段表281

8.7 虚拟8086模式284

习题285

第9章 80386DX微处理器、存储器和输入/输出接口289

9.1 概述289

9.2 80386DX微处理器289

9.3 80386DX的接口292

9.3.1 存储器/IO接口292

9.3.2 中断接口296

9.3.3 DMA接口297

9.3.4 协处理器接口297

9.4 系统时钟298

9.5 总线状态及流水线和非流水线总线周期298

9.5.1 非流水线和流水线总线周期298

9.6 读和写总线周期时序301

9.6.1 非流水线读周期时序301

9.6.2 非流水线写周期时序303

9.6.3 非流水线存储器总线周期中的等待状态303

9.6.4 流水线读/写周期时序305

9.7 存储器地址空间的硬件组织306

9.8 存储器接口电路310

9.8.1 地址的锁存和缓冲312

9.8.2 数据总线收发器314

9.8.3 地址译码器316

9.9 输入/输出类型321

9.9.1 独立I/O321

9.9.2 存储器映像I/O322

9.10 独立的I/O接口323

9.11 输入和输出总线周期时序328

9.12 输入/输出指令330

习题335

第10章 存储器设备、电路及子系统设计339

10.1 概述339

10.2 程序和数据存储器339

10.3 只读存储器340

10.3.1 ROM，PROM和EPROM341

10.3.2 只读存储器方框图341

10.3.3 读操作343

10.3.4 标准的EPROM集成电路343

10.3.5 扩充EPROM的字长和字容量348

10.4 随机访问读/写存储器349

10.4.1 静态和动态RAM349

10.4.2 静态RAM的方框图351

10.4.3 标准的静态RAM集成电路352

10.4.4 SRAM的读和写周期操作355

10.4.5 标准的动态RAM集成电路356

10.4.6 RAM子系统的备份电源358

10.5 奇偶校验、奇偶校验位及奇偶检查器/产生器电路359

10.6 快擦写存储器362

10.6.1 快擦写存储器方框图364

10.6.2 快擦写存储器的阵列结构365

10.6.3 标准的整体擦除快擦写存储器366

10.6.4 标准的自举块快擦写存储器368

10.6.5 标准的FlashFile快擦写存储器371

10.7 等待状态电路373

10.8 80386DX/SX微型计算机系统存储器接口电路374

10.9 高速缓冲存储器379

10.10 82385DX高速缓存控制器和高速缓存子系统385

10.10.1 具有基于82385DX高速缓存的80386DX微型计算机的体系结构385

10.10.2 82385DX的信号接口385

10.10.3 直接映像高速缓存的操作390

10.10.4 两路组相联高速缓存的操作394

10.10.5 高速缓存的一致性及总线监视396

10.10.6 不可高速缓存的存储器地址空间397

习题397

第11章 输入/输出接口电路的LSI外围器件401

11.1 概述401

11.2 基本I/O接口及专用I/O接口401

11.3 独立I/O的字节芝度输出端口402

11.3.1 时延循环及输出端LED的闪烁控制405

11.4 独立I/O的字节宽芳输入端口407

11.4.1 轮询开关状态409

11.5 输入/输出握手信号及并行打印机接口409

11.6 82C55A可编程外围接口(PPI)415

11.7 利用82C55A实现独立I/O的并行输入/输出端口426

11.8 利用82C55A实现存储器映像I/O的并行输入/输出端口429

11.9 82C54可编程间隔定时器432

11.9.1 82C54的方框图432

11.9.2 82C54的组成结构433

11.9.3 82C54计数器的操作方式438

11.10 82C37A可编程DMA控制器444

11.10.1 82C37A的微处理器接口444

11.10.2 82C37A的DMA接口445

11.10.3 82C37A的内部结构447

11.11 80386DX微型计算机系统I/O电路455

11.12 串行通信接口457

11.12.1 同步和异步数据通信457

11.12.2 单工、半双工及全双工的通信链路459

11.12.3 USART和UART460

11.12.4 波特率及波特率产生器462

11.12.5 RS-232C接口462

11.13 可编程通信接口控制器463

11.13.1 8251A USART463

11.13.2 8250/16450 UART472

11.14 键盘及显示器接口475

11.15 8279可编程键盘/显示控制器478

习题486

第12章 80386DX微处理器的中断和异常处理490

12.1 概述490

12.2 中断和异常的类型490

12.3 中断向量和中断描述符表492

12.4 中断指令495

12.5 中断允许和禁止497

12.6 外部硬件中断接口497

12.7 外部硬件中断序列499

12.8 82C59A可编程中断控制器504

12.8.1 82C59A的方框图506

12.8.2 82C59A的内部体系结构507

12.8.3 对82C59A进行编程509

12.8.4 初始化命令字510

12.8.5 操作命令字513

12.9 使用82C59A的中断接口电路516

12.10 软件中断521

12.11 非屏蔽中断522

12.12 复位522

12.13 内部中断和异常处理525

12.13.1 除法错误异常525

12.13.2 调试异常525

12.13.3 断点中断527

12.13.4 溢出错误异常527

12.13.5 边界检查异常527

12.13.6 无效操作码异常527

12.13.7 协处理器扩展不可用异常527

12.13.8 中断表限长太小异常527

12.13.9 协处理器段溢出异常528

12.13.10 堆栈错误异常529

12.13.11 段溢出异常529

12.13.12 协处理器错误异常529

12.13.13 保护模式内部中断和异常529

习题529

第13章 80386DX PC/AT微型计算机硬件系统533

13.1 概述533

13.2 传统IBM PC/AT主板的结构533

13.3 高度集成的PC/AT兼容外围芯片538

13.4 80386DX微型计算机核心539

13.5 82345数据缓冲器549

13.5.1 82345方框图549

13.5.2 82345的输入、输出550

13.5.3 在PC/AT微机中使用82345553

13.6 82346系统控制器555

13.6.1 82346芯片方框图555

13.6.2 82346芯片的输入输出及其在PC/AT微机中的应用557

13.7 82344ISA控制器566

13.7.1 82344的方框图566

13.7.2 82344芯片的输入输出信号及其用途568

13.8 82341高集成度外围组合579

13.8.1 82341芯片方框图579

13.8.2 82341芯片的输入输出信号及在PC/AT微机系统中的连接579

13.9 82077AA软盘控制器584

13.9.1 82077AA方框图584

13.9.2 82077AA的输入输出信号及其在PC/AT微机中的应用586

习题589

第14章 PC/AT总线接口、电路构造、测试和故障诊断594

14.1 概述594

14.2 PC/AT基于总线的接口594

14.3 PCμLAB实验测试单元595

14.4 PCμLAB的在板电路实验600

14.4.1 I/O地址译码602

14.4.2 开关输入电路604

14.4.3 LED输出电路606

14.4.4 扬声器驱动电路608

14.5 电路建立、测试及故障诊断609

14.5.1 建立电路609

14.5.2 测试电路操作612

14.5.3 排除微机接口电路故障616

14.6 利用数字逻辑分析仪观察微机总线活动622

习题623

第15章 80486微处理器系列628

15.1 概述628

15.2 80486微处理器系列628

15.3 80486的内部体系结构629

15.4 80486SX的实模式软件模型及指令集631

15.4.1 字节交换指令：BSWAP631

15.4.2 交换加法指令：XADD633

15.4.3 比较交换指令：CMPXCHG634

15.5 80486SX的保护模式软件结构635

15.5.1 软件模型635

15.5.2 标志寄存器635

15.5.3 控制寄存器635

15.5.4 系统控制指令集636

15.5.5 页面目录和页面表项638

15.6 80486微处理器的硬件体系结构638

15.7 80466SX MPU的信号接口639

15.7.1 存储器I/O接口639

15.7.2 高速缓存控制接口641

15.7.3 总线仲裁接口642

15.8 存储器与I/O的软件组织、硬件组织及接口电路642

15.9 非突发式和突发式总线周期649

15.9.1 非突发非缓存式总线周期649

15.9.2 非突发缓存式总线周期649

15.9.3 突发缓存式总线周期650

15.10 80486SX的高速缓存650

15.10.1 80486SX片内高速缓存的组织和操作651

15.10.2 允许和禁用片内高速缓存654

15.10.3 高速缓存的擦除操作654

15.10.4 高速缓存“数据线”无效操作654

15.11 高集成度存储器/输入/输出外围电路——R400EX654

15.12 中断、复位及内部异常处理657

15.12.1 外部硬件中断和非屏蔽中断657

15.12.2 复位657

15.12.3 软中断和内部异常处理657

15.13 80486DX2与80486DX4微处理器659

习题662

第16章 奔腾(PentiumR)微处理器系列666

16.1 概述666

16.2 奔腾微处理器系列666

16.3 奔腾处理器的内部结构667

16.4 奔腾处理器的软件结构668

16.4.1 实模式和保护模式寄存器组668

16.4.2 增强的指令集670

16.4.3 系统管理模式672

16.5 奔腾处理器的硬件结构672

16.6 奔腾处理器的信号接口673

16.6.1 存储器/IO信号接口675

16.6.2 高速缓存控制接口675

16.6.3 中断信号接口676

16.7 存储器子系统电路676

16.7.1 交替式DRAM存储器阵列676

16.7.2 RAS/CAS地址多路转换电路677

16.7.3 数据总线收发器电路678

16.7.4 控制逻辑电路678

16.8 非流水线式、流水线式及突发式总线周期679

16.8.1 非流水线式读/写周期680

16.8.2 突发式读写总线周期680

16.8.3 流水线式读、写总线周期683

16.9 奔腾处理器的高速缓存684

16.9.1 片内高速缓存的组织方式及有关操作684

16.9.2 片内高速缓存有效、禁用和擦除685

16.10 中断、复位和内部异常处理686

16.10.1 机器检查异常处理687

16.10.2 由RESET和INIT信号引起的初始化687

16.11 高能奔腾处理器和具有MMXTM技术的奔腾处理器688

习题690

习题答案694