《数位积体电路》求取 ⇩

第1章数位电子简介1

1.0 简介2

1.1 逻辑功能2

1.1-1 布耳识别4

1.2 卡诺图6

1.2-1 标准形式9

1.3 积体电路制造技术；整合规则11

1.3-1 双极积体电路制造步骤13

1.3-2 MOS积体电路制造步骤15

1.3-3 整合规则17

1.4 数位电路性质18

1.5 理想数位逻辑元件19

1.6 杂讯与杂讯边限定义20

1.7 暂态特性定义21

1.8 数位电路电脑辅助设计22

1.9 二极体逻辑与可规划逻辑阵列24

1.10 综合29

习题29

第2章金氧半电晶体31

2.0 简介32

2.1 各种MOS制程32

2.2 MOS电晶体结构与操作33

2.3 MOS电晶体临界电压37

2.4 电流电压特性42

2.5 MOS电晶体的电容46

2.6 针对MOS电晶体电路模拟的模型47

2.6-1 SPICE MOSFET模型48

2.6-2 元件参数测量50

2.7 MOS电晶体限制51

2.7-1 电压限制52

2.7-2 寄生双极电晶体与闩锁53

2.7-3 制造的参数变化54

2.7-4 温度效应54

2.8 综合55

习题57

第3章MOS反相器和闸电路59

3.0 简介60

3.1 静态NMOS反相器分析62

3.1-1 VTC临界点的直接计算62

3.2 电晶体负载元件65

3.2-1 饱和增强负载65

3.2-2 线性增强负载70

3.2-3 空乏负载71

3.3 电路规划与电容76

3.3-1 规划范例与SPICE输入资料76

3.3-2 人工分析电容计算80

3.4 交换时间分析与功率延迟积84

3.4-1 传播延迟时间84

3.4-2 功率－延迟积86

3.5 互补MOS（CMOS）反相器分析87

3.5-1 CMOS反相器直流分析87

3.5-2 CMOS反相器暂态分析90

3.5-3 CMOS电路功率－延迟积92

3.6 NMOS闸电路92

3.7-1 基本CMOS闸电路94

3.7 CMOS闸电路94

3.7-2 4000系列CMOS逻辑族96

3.7-3 4000B及74COMS逻辑族96

3.8 动态逻辑电路97

3.9 MOS电路规格101

3.9-1 完全缩小101

3.9-2 固定电压缩小102

3.9-3 电压与基底浓度缩小102

3.10 综合103

习题105

第4章半导体二极体111

4.0 简介112

4.1 pn接面二极体113

4.2 平衡障壁电位114

4.3 空乏区电荷119

4.3-1 电荷密度119

4.3-2 电场119

4.3-3 空乏层全部电荷与宽度120

4.3-4 空乏层电容121

4.3-5 线性（或渐变）接面122

4.3-6 大信号等效电容123

4.4 顺向偏压pn接面124

4.5 反向偏压pn接面129

4.6 二极体交换暂态130

4.6-1 导通132

4.6-2 断路133

4.7-1 长基底二极体135

4.7 二极体结构135

4.7-2 短基底二极体136

4.7-3 个别npn二极体137

4.7-4 积体电路二极体138

4.8 电路模拟的二极体模型138

4.8-1 SPICE二极体模型138

4.8-2 二极体参数测量139

4.9 萧基障壁二极体142

4.10 温度效应144

4.11 崩溃二极体146

4.12 综合147

习题149

第5章双极接面电晶体153

5.1 电晶体顺向主动模式操作154

5.0 双极接面电晶体154

5.1-1 物理透视157

5.1-2 过量少数载子基极电荷158

5.1-3 顺向过渡时间159

5.1-4 基极电流159

5.2 端电流161

5.3 操作模式163

5.3-1 顺向主动模式163

5.3-2 反向主动模式165

5.3-3 截止模式165

5.3-4 饱和模式166

5.4 电路模拟程式BJT模型169

5.4-1 SPICE BJT模型169

5.4-2 BJT参数的测量172

5.5 综合175

习题178

第6章双极电晶体反相器181

6.0 简介182

6.1 静态特性183

6.1-1 电压转移特性183

6.1-2 逻辑准位图形186

6.1-3 扇出186

6.2 电荷控制分析188

6.2-1 中性基极区域188

6.2-2 空乏区199

6.2-3 操作模式202

6.3 BJT反相器交换时间209

6.3-1 传播延迟时间216

6.4 萧基定位反相器217

6.4-1 静态特性218

6.4-2 暂态特性218

6.5 与SPICE比较218

6.5-1 饱和反相器结果220

6.5-2 萧基定位反相器结果222

6.6 综合222

习题224

第7章双极数位闸电路227

7.0 简介228

7.1 电阻－电晶体逻辑229

7.2 二极体－电晶体逻辑230

7.2-1 修正的DTL232

7.3 电晶体－电晶体逻辑234

7.3-1 标准TTL235

7.3-2 萧基定位TTL239

7.3-3 低功率萧基定位TTL242

7.3-4 高等萧基定位TTL243

7.3-5 TTL闸电路246

7.4 射极耦合逻辑248

7.4-1 ECL 10K系列250

7.4-2 ECL 100K系列256

7.5 积体注入逻辑259

7.5-1 标准I2L260

7.5-2 萧基I2L264

7.6 积体萧基逻辑266

7.5-3 萧基电晶体逻辑266

7.7 介面268

7.8 综合273

习题275

第8章再生逻辑电路279

8.0 简介280

8.1 基本双稳态电路280

8.2 SR栓锁282

8.2-1 NOR闸SR栓锁282

8.2-2 NAND闸SR栓锁283

8.3 JK正反器283

8.3-1 JK主－仆正反器284

8.3-2 JK边缘触发正反器285

8.4 D正反器286

8.5 TTL电路287

8.6 ECL电路291

8.7 I2L电路294

8.8 NMOS电路296

8.9 CMOS电路299

8.10 正反器电路综合302

8.11 枢密特触发302

8.11-1 射极耦合枢密特触发303

8.11-2 CMOS枢密特触发305

8.12 多谐振荡器电路307

8.12-1 CMOS单稳态多谐振荡器307

8.12-2 CMOS非稳态多谐振荡器309

8.12-3 TTL单稳态多谐振荡器310

8.13-1 类似单稳态多谐振荡器操作的定时器313

8.13 IC计时器313

8.13-2 类似非稳态多谐振荡器操作的计时器315

8.14 综合317

习题319

第9章半导体记忆体325

9.0 简介与定义326

9.1 仅读记忆体329

9.1-1 MOS ROM元阵列329

9.1-2 MOS EPROM和E2 PROM记忆元335

9.1-3 MOS解码器336

9.1-4 双极ROM和PROM元阵列341

9.1-5 双极解码器和读电路342

9.2 静态读－写记忆体343

9.2-1 静态MOS记忆元343

9.2-2 双极记忆元阵列347

9.3 动态读－写记忆体350

9.3-1 三电晶体动态记忆元350

9.3-2 单电晶体动态记忆元352

9.3-3 动态RAM的外部特性354

9.3-4 动态RAM的时间要求356

9.4 串联记忆体356

9.4-1 MOS电晶体移位暂存器357

9.4-2 桶旅元件与电荷耦合元件357

9.5 综合359

习题359

第10章LSI与VLSI电路设计361

10.0 简介362

10.1 闸阵列362

10.1-1 CMOS闸阵列363

10.1-2 双极电晶体闸阵列365

10.1-3 闸阵列限制366

10.2 标准元367

10.3 可规划逻辑阵列368

10.4 微处理器与微电脑370

10.5 VLSI电路设计370

10.5-1 VLSI逻辑电路371

10.5-2 减少阵列的传播延迟时间376

10.5-3 解码器与多工器378

10.6 综合380

习题380

习题解答383

索引391