《表1 传统除法器与本文中除法器硬件消耗对比》
式中:B[n]为LMS的收敛值;μ为收敛的步长。该除法器的实现虽然基于LMS的反馈环路实现,但该反馈环路较小,且输入变量易于控制,并不存在稳定性的问题。均采用20 bit运算精度,将传统除法器与本文设计的除法器硬件消耗对比如表1所示,可以看出本文除法器设计的硬件消耗远小于传统除法器。
图表编号 | XD0057368300 严禁用于非法目的 |
---|---|
绘制时间 | 2019.06.01 |
作者 | 闫辉、邓红辉、万祝娟、孙康康、陈红梅、尹勇生 |
绘制单位 | 合肥工业大学微电子设计研究所、合肥工业大学微电子设计研究所、教育部IC设计网上合作研究中心、合肥工业大学微电子设计研究所、合肥工业大学微电子设计研究所、合肥工业大学微电子设计研究所、教育部IC设计网上合作研究中心、合肥工业大学微电子设计研究所、教育部IC设计网上合作研究中心 |
更多格式 | 高清、无水印(增值服务) |