《表2 待测电路防护前后的对比结果》
为了对本文的设计方案进行验证,采用C++在配置端实现了安全配置流程,并采用硬件描述语言Verilog HDL在CGRCA中搭建硬件双安全引擎架构,按照攻击流程对CGRCA配置流实施攻击。为了验证防护效果,将硬件木马通过配置流分别插入到原始电路和防护电路中进行多次实验,将防护前后的平均硬件木马攻击成功率RS、平均正确输出比例APCO[1]作为指标进行对比,表2为待测电路防护前后的对比结果。
图表编号 | XD0086300700 严禁用于非法目的 |
---|---|
绘制时间 | 2019.09.06 |
作者 | 刘敏、严迎建、南龙梅 |
绘制单位 | 解放军信息工程大学、解放军信息工程大学、解放军信息工程大学、复旦大学专用集成电路与系统国家重点实验室 |
更多格式 | 高清、无水印(增值服务) |