《表2 器件BUSY仲裁功能真值表》
当双端口静态存储器两个端口同时访问同一存储单元时,用来判断两个操作的先后顺序,使得两个端口对存储器的访问有序进行。当电路处于主模式)时,作为输出,当电路处于从模式时,作为输入。当两个端口访问相同地址时,若两个端口间的地址和使能间隔时间大于仲裁优先建立时间TAPS,先到的那一端对应的为高电平,允许读写操作;另一端口对应的为低电平,禁止对电路进行写操作。若间隔时间不满足TAPS,都可能为低,但由于内部仲裁逻辑的作用两个端口不能同时为低。器件仲裁功能真值表如表2所示。
图表编号 | XD00220302900 严禁用于非法目的 |
---|---|
绘制时间 | 2020.10.20 |
作者 | 韩森、常艳昭、苏洋 |
绘制单位 | 中科芯集成电路有限公司、中科芯集成电路有限公司、中科芯集成电路有限公司 |
更多格式 | 高清、无水印(增值服务) |