《表6 设计对比：基于RISC-V浮点指令集FPU的研究与设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于RISC-V浮点指令集FPU的研究与设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

文献[7]FPVC的浮点性能为25 MFLOPS，文献[10]Calm RISC32的系统频率为70 MHz。本设计采用连续流水线结构，在FPGA上实现了100 MHz的单精度频率。因此，如果在每个时钟周期连续提供输入，则本设计在FPGA上将提供高达150 MFLOPS的吞吐量。设计对比如表6所示。