《表1 与其他应用于千兆以太网的CDR的性能比较》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种用于千兆以太网的时钟数据恢复电路设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

PSC和PIC仿真如图11所示。rst信号的波形变化反映了相位区间跳转的状态。Vout2被上拉，Vout1被下拉，时钟相位处于滞后状态。当CDR整体环路锁定后，Vout1和Vout2交替上升或下降，且权重控制信号只有一位C4在跳变。图11中，PSC控制信号Z[2:0]为110时，对应着Z3状态；当控制信号C[14:0]全为1且时钟相位处于滞后状态时，时钟相位将向前移，由Z3跳转到Z2，在Z2对应的相位区间进行继续插值，最终达到环路的动态锁定。恢复的时钟和数据眼图分别如图12和图13所示。时钟和数据的峰峰值抖动分别为38 ps和87 ps(0.03 UI），满足IEEE 802.3z协议要求（0.335 UI）。表1给出了本设计与其他应用于千兆以太网的CDR性能比较。