《表1 ADC动态参数：12位单斜ADC的设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《12位单斜ADC的设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

该电路基于0.18μm标准CMOS工艺，使用Cadence进行设计仿真。ADC工作电源电压为1.8 V，消耗总电流约为4 m A，芯片面积900μm×1900μm。为了分析ADC的动态性能，在4.88 k Hz采样频率下，输入2.33 k Hz满摆幅正弦信号，在ADC输出中取64个点进行快速傅里叶变换，得到输出信号的频谱图。图7为tt工艺角下频谱图，其他仿真条件结果在表1中给出。分析表1数据可以看出，ADC最低有效位数为11.51，可满足性能需求。该结果是在tt下而不是ss下得到，其原因在于，斜坡发生器所用单位电容在ss下的值大于tt下的值（这是由工艺模型决定的），对于电容阵列DAC而言，单位电容越大，寄生电容带来的影响就越小，因此ss工艺角下斜坡发生器输出的斜坡信号线性度更好，ADC的有效位数就更大。