《表2 SRIO数据包信息》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《一种基于Serial RapidIO标准协议的高速交换技术》
测试信息流见及数据信息见表2,高速数字信号处理模块使用板内DSP的集成SRIO接口经交换模块向与板内Kintex-7 FPGA互发数据[3],从而对SRIO交换模块进行技术验证。并使用Xilinx的IBERT IP核使用FPGA绘制SRIO接口在单路速率为5Gbps时的信号眼图。
图表编号 | XD00161332800 严禁用于非法目的 |
---|---|
绘制时间 | 2020.06.25 |
作者 | 朱新忠、王冠雄、韦杰、鲍迪、李毅 |
绘制单位 | 上海航天电子技术研究所、八院智能计算技术重点实验室、上海航天电子技术研究所、八院智能计算技术重点实验室、上海航天电子技术研究所、八院智能计算技术重点实验室、上海航天电子技术研究所、八院智能计算技术重点实验室、上海航天电子技术研究所、八院智能计算技术重点实验室 |
更多格式 | 高清、无水印(增值服务) |