《MOTOROLA 32位单片机M68300系列原理与应用》求取 ⇩

目录1

第一章　MC68332单片机概述1

1.1 中央处理器单元（CPU32）2

1.1.1 CPU32结构3

1.1.2　寻址方式和指令系统3

1.2　智能化外围子系统4

1.2.1 定时处理器单元（TPU）4

1.2.2　队列串行模块（QSM）4

1.3　RAM模块5

1.2.3　系统控制模块5

1.4　存贮器映射6

1.5　信号描述6

1.5.1　地址总线（A23～A0）6

1.5.2　数据总线（D15～D0）7

1.5.3　功能码（FC2～FC0）7

1.5.4　片选端（CS10～CS0,CSB00T）7

1.5.5　总线控制信号7

1.5.6　总线裁决信号9

1.5.7　中断请求（？～？）9

1.5.8　异常处理控制信号9

1.5.10　调试和测量信号10

1.5.9　时钟信号10

1.5.11 定时处理单元TPU信号11

1.5.12　队列串行模块信号11

1.5.13　备用电源（VSTBY）11

1.5.14　频率合成器电源（VDDSYN）11

1.5.15 系统电源和系统地（VDD和VSS）11

第二章　CPU32的指令系统和程序设计14

2.1　CPU32方框图和主要特性14

2.2　CPU32内部的编程寄存器15

2.2.1　数据寄存器17

2.2.2　地址寄存器17

2.2.4　状态标志寄存器SR18

2.2.3　程序计数器PC18

2.2.5 内部功能码寄存器SFC和DFC19

2.2.6　向量基址寄存器VBR19

2.3　 CPU32的存贮器19

2.4 CPU32的寻址方式20

2.4.1 隐含寻址22

2.4.2 寄存器直接寻址23

2.4.3 存贮器寻址方式24

2.4.4　特殊寻址方式31

2.4.5　寻址方式说明37

2.4.6　其它数据结构40

2.5　CPU32的指令系统42

2.5.1　数据传送类指令44

2.5.2　算术运算类指令44

2.5.3　逻辑运算指令46

2.5.4　移位和循环类指令46

2.5.5　位处理指令47

2.5.6　BCD指令48

2.5.7　程序控制指令48

2.5.8　系统控制指令49

2.5.9　查表与插值指令及其应用51

2.6.2　定义常量块伪指令（DCB）59

2.6.1　定义数据伪指令（DC）59

2.6　汇编伪指令59

2.6.3　定义存贮单元伪指令（DS）60

2.6.4　赋值伪指令EQU60

2.6.5　赋值伪指令SET60

2.6.6　定位伪指令ORG60

2.6.7 定位伪指令SECTION60

2.6.8　结束伪指令END60

2.6.9　汇编程序所用的数据表示法60

2.7　汇编语言程序设计及举例61

2.7.1　简单程序设计61

2.7.2　简单循环程序设计67

2.7.3　字符编码数据的程序设计76

2.7.4　代码变换程序设计86

2.7.5　算术运算程序设计91

2.7.6　表格和清单程序设计97

2.7.7　子程序107

2.8　指令执行的时间118

2.8.1　CPU32内部执行指令框图119

2.8.2　指令执行的重叠120

2.8.3　等待状态的影响121

2.8.4　指令执行时间举例121

2.8.5　指令执行时间概览123

2.9 CPU32与M68000系列微处理器性能比较134

第三章 异常处理137

3.1 CPU32的四种工作状态概述137

3.2 CPU32的两种工作方式137

3.2.1 监控方式138

3.2.2 用户方式138

3.2.3 两种工作方式的转换138

3.3 地址空间类型138

3.3.1　类型0000—断点响应139

3.3.2　类型0011——访问内部寄存器139

3.4.2　外部异常源140

3.4.1　内部异常源140

3.4　异常种类140

3.3.3　类型1111——中断响应140

3.5　异常优先权141

3.6　异常向量141

3.7　异常处理过程143

3.7.1　复位异常处理143

3.7.2　总线错误异常处理144

3.7.3　地址错误异常处理144

3.7.7　格式错误异常处理145

3.7.6　硬件断点异常处理145

3.7.5　软件断点异常处理145

3.7.4　指令陷井异常处理145

3.7.8　非法或不用指令异常处理146

3.7.9　违反特权异常处理146

3.7.10　跟踪异常处理147

3.7.11 中断异常处理147

3.8　从中断返回148

3.9　CPU32的堆栈格式148

3.9.1　正常4字堆栈格式149

3.9.2　正常6字堆栈格式149

3.9.3　BERR堆栈格式149

4.1　总线传输信号151

第四章　总线操作151

4.1.1　总线控制信号152

4.1.2　功能码信号152

4.1.3　地址总线A23～A0152

4.1.4　地址选通信号AS153

4.1.5　数据总线D15～D0153

4.1.6　数据选通信号？153

4.1.7　总线周期终止信号153

4.2　数据传输原理154

4.2.1　动态改变数据总线宽度154

4.2.2　数据传输举例155

4.3.2　使用？进行同步操作161

4.3　总线操作161

4.3.1　异步总线操作161

4.3.3　快速总线操作162

4.4　数据传输周期162

4.4.1　读总线周期163

4.4.2　写总线周期164

4.4.3　读-修改-写操作周期166

4.5　CPU空间周期167

4.5.1　断点响应周期168

4.5.2　低功耗暂停传播周期LPSTOP170

4.5.3　中断响应周期170

4.6　总线异常控制周期173

4.6.1　总线错误周期174

4.6.2　重复总线操作周期176

4.6.3　暂停总线操作周期176

4.6.4　双重总线错误周期176

4.7　总线裁决操作177

4.7.1　总线请求178

4.7.2　总线允许178

4.7.3　总线允许响应179

4.7.4　从模式裁决操作179

4.7.5　显示周期179

4.8　复位操作180

第五章　系统集成模块184

5.1　系统设置和保护子模块184

5.1.1　模块设置寄存器184

5.1.2　系统集成模块测试寄存器186

5.1.3 复位状态寄存器（RSR）MCU的每个复位寄存器187

5.1.4　系统保护控制寄存器188

5.1.5　总线监视器189

5.1.6　软件监视器190

5.1.7　周期中断定时器191

5.1.8 低功耗STOP操作193

5.2.1 时钟合成器控制寄存器194

5.2　时钟合成器194

5.1.9　保持（或冻结freeze）操作194

5.2.2　相位比较器和滤波器195

5.2.3　反馈分频器196

5.2.4 时钟控制198

5.3　片选子模块199

5.3.1 片选操作200

5.3.2　管脚分配寄存器201

5.3.3　基址寄存器203

5.3.4　选择寄存器204

5.3.5 片选管脚数据寄存器207

5.3.6　复位时的管脚分配207

5.4.2　E口数据方向寄存器209

5.4.3　E口数据寄存器209

5.4　外部总线接口控制209

5.4.1 E口管脚分配寄存器209

5.4.4　F口管脚分配寄存器210

5.4.5　F口数据方向寄存器210

5.4.6　F口数据寄存器210

5.5　测试子模块211

5.5.1　测试操作模式212

5.5.2　测试功能和过程212

5.5.3　进入测试模式212

5.5.4　测试子模块控制寄存器213

5.5.5　分布寄存器215

5.5.6　主移位寄存器A216

5.5.7　移位计数寄存器A和移位计数器A217

5.5.8　主移位寄存器B217

5.5.9　移位计数寄存器B和移位计数器B217

5.5.10　REPS计数器218

5.5.11　等待计数器218

5.5.12　测试线218

6.1.1　QSM方框图219

6.1.2 QSM存贮器映象219

6.1　概述219

第六章 串行队列模块（QSM）219

6.1.3 QSM管脚220

6.2 QSM寄存器222

6.2.1 QSM整体设置概述224

6.2.2 QSM全局寄存器225

6.2.3 QSM管脚控制寄存器228

6.3 QSPI子模块及其特性229

6.3.1 QSPI子模块特性229

6.3.2 QSPI方框图和管脚230

6.4 QSPI编程模型和寄存器232

6.4.1 QSPI控制寄存器0（SPCR0）232

6.4.2 QSPI控制寄存器1（SPCR1）234

6.4.3 QSPI控制寄存器2（SPCR2）235

6.4.4 QSPI控制寄存器3（SPCR3）237

6.4.5 QSPI状态寄存器（SPSR）238

6.4.6 QSPI RAM239

6.5 QSPI操作模式和流程图241

6.5.1 主机模式243

6.5.2 从机模式245

6.5.3 QSPI管脚时序247

6.6 SCI子模块及其特点249

6.6.1 SCI子模块特点249

6.6.2 SCI管脚250

6.7 SCI编程模型和寄存器251

6.7.1 SCI控制寄存器0（SCCR0）251

6.7.2 SCI控制寄存器1（SCCR1）252

6.7.3 SCI状态寄存器（SCSR）255

6.7.4 SCI数据寄存器（SCDR）257

6.8 SCI发送器操作258

6.8.1 常用概念258

6.8.2 数据格式258

6.8.3 发送操作过程258

6.9 SCI接收器操作260

6.9.1 接收器位处理器操作260

6.9.2 接收器功能操作263

7.1 概述266

7.2 RAM编程模型266

7.2.1 RAM阵列的寻址266

7.2.2 RAM模块的寄存器266

第七章 RAM模块266

7.3.2 备用操作模式269

7.3.3 复位操作模式269

7.3.4 测试操作模式269

7.3.1 常规操作模式269

7.3 操作模式269

7.3.5 停止操作模式270

7.3.6 TPU仿真操作模式271

第八章 定时处理器单元（TPU）272

8.1 TPU概述272

8.1.1 TPU主要性能272

8.1.2 TPU特点273

8.1.3 高分辨率定时274

8.1.4 读写连贯性274

8.2 TPU结构与操作过程274

8.2.1 TPU的构成274

8.3 TPU信号描述276

8.2.2 TPU的操作过程276

8.3.1 定时器接口信号277

8.3.2 IMB接口信号277

8.4 TPU存贮器映象277

8.5 TPU设置（初始化）概述279

8.6 TPU定时功能简介280

8.6.1 分离输入／输出（DIO）280

8.6.2 输入捕捉／输入跳变计数器（ITC）280

8.6.8 相位同步脉冲发生器（PSP）281

8.6.7 具有缺少跳变检测的周期测量（PMM）281

8.6.6 具有额外跳变检测的周期测量（PMA）281

8.6.5 同步脉冲宽度调制（SPWM）281

8.6.4 脉冲宽度调制（PWM）281

8.6.3 输出比较（OC）281

8.6.9 步进电机（SM）控制282

8.6.10 周期／脉冲宽度累加器（PPWA）282

8.7 TPU寄存器282

8.7.1 系统设置寄存器285

8.7.2　通道控制寄存器288

8.7.3　通道参数寄存器（RAM）291

8.8　定时功能的选择295

8.9　独立输入／输出（DIO）298

8.9.1　参数寄存器299

8.9.3　DIO算法300

8.9.2　主机接口300

8.10 输入捕捉／输入跳变计数器（ITC）302

8.10.1　参数寄存器303

8.10.2　主机接口305

8.10.3　ITC算法306

8.11　输出比较（OC）307

8.11.1　参数寄存器309

8.11.2　主机接口311

8.11.3　OC算法312

8.12.1　参数寄存器314

8.12　脉冲宽度调制（PWM）314

8.12.2　主机接口316

8.12.3　PWM算法317

8.13　同步脉冲宽度调制（SPWM）319

8.13.1　参数寄存器320

8.13.2　主机接口324

8.13.3　SPWM算法325

8.14　具有额外跳变检测的周期测量（PMA）328

8.14.1　参数寄存器329

8.14.2　主机接口333

8.14.3　PMA算法333

8.15　具有缺少跳变检测的周期测量（PMM）335

8.15.1　参数寄存器337

8.15.2　主机接口340

8.15.3　PMM算法340

8.16　相位同步脉冲发生器（PSP）342

8.16.1　参数寄存器343

8.16.2　主机接口345

8.16.3　PSP算法347

8.17　步进电机（SM）控制351

8.17.1　参数寄存器356

8.17.2　主机接口357

8.17.3　SM算法358

8.18　周期／脉冲宽度累加器（PPWA）359

8.18.1　参数寄存器360

8.18.2　主机接口363

8.18.3　PPWA算法363

8.19　TPU时序366

8.20　TPU应用369

8.20.1　步进电机控制369

8.20.2　发动机控制372

第九章　MC68332的仿真与开发375

9.1 M68332EVS仿真器375

9.1.1 M68332BCC375

9.1.2 M68332BCCDI376

9.2 CDS32高性能仿真系统377

9.1.3 M68332PFB377

9.3 MC68332的软件工具378

9.4 CPU32的开发支持378

9.4.1 背景调试模式（BDM）概述378

9.4.2 判断性操作码跟踪379

9.4.3 片内硬件断点379

9.5 CPU32的背景调试模式（BDM）379

9.5.1 允许BDM380

9.5.2 进入BDM与从BDM返回381

9.5.3 BDM命令的执行过程381

9.5.4 BDM串行接口382

9.5.5 BDM命令与命令格式384

9.6 TPU的详细结构与操作387

9.6.1 调度单元388

9.6.2 Microengine390

9.6.3 执行单元393

9.6.4 RAM操作395

9.6.5 通道控制操作395

9.7 TPU微码开发及其有关的寄存器397

9.7.1 TPU微码开发397

9.7.2 TPU测试设置寄存器（TTCR）398

9.7.3 TPU开发支持控制寄存器（DSCR）399

9.7.4 TPU开发支持状态寄存器（DSSR）400

9.7.5 TPU测试检验寄存器401

9.7.6 TPU测试扫描寄存器402

9.8 TPU开发支持特性的应用403

9.8.1 设置断点403

9.8.2 扫描输出TPU寄存器404

9.8.3 扫描输入TPU寄存器405

9.8.4 扫描输出微指令寄存器405

9.8.5 扫描输入微指令寄存器406

9.8.6 运行仿真模式下的TPU406

9.8.7 转储控制存贮器的内容406

9.8.8 单步操作TPU407

10.2 控制时序和直流特性409

第十章 电特性及时序409

10.1 极限参数409

10.3　时序及其参数和说明411

第十一章　M68300系列32位单片机简介421

11.1 MC68330421

11.2 MC68331423

11.3 MC68332424

11.4 MC68F333424

11.5 MC68334424

11.6 MC68340424

附录A CPU32指令说明425