《80386技术、性能、特点及总体论述》求取 ⇩

第一章 概述1

1.1 32位体系结构1

1.2 高性能实现1

1.3 虚拟存储器支持3

1.4 可构造性保护机制3

1.5 扩展的调试支持3

1.6 目标码兼容性4

1.7 小结4

第二章 应用体系结构5

2.1 寄存器5

2.1.1 通用寄存器5

2.1.2 标志和指令指针5

2.1.3 数字协处理器寄存器5

2.2 存储器与逻辑寻址7

2.2.1 段7

2.2.2 逻辑地址7

2.2.3 段和描述信息寄存器8

2.2.4 寻址方式9

2.3 数据类型和指令10

2.3.1 主要数据类型10

2.3.2 数字协处理器数据类型11

2.3.3 其它指令12

第三章 系统结构14

3.1 系统寄存器14

3.2 多道任务14

3.2.1 任务状态段15

3.2.2 任务切换15

3.3 寻址16

3.3.1 地址转换概述16

3.3.2 段17

3.3.3 页19

3.3.4 虚存21

3.4 保护22

3.4.1 特权22

3.4.2 特权指令23

3.4.3 段保护23

3.4.4 页保护24

3.5 系统调用24

3.6 中断和意外26

3.6.1 中断描述符表26

3.6.2 调试意外和寄存器27

3.7 输入/输出28

第四章 结构的兼容性29

4.1 80286的兼容性29

4.2 实方式和虚拟86方式29

第五章 硬件实现32

5.1 内部结构设计32

5.2 外部接口33

5.2.1 时钟34

5.2.2 数据和地址总线34

5.2.3 总线周期定义（信号）35

5.2.4 总线周期控制35

5.2.5 动态总线宽度37

5.2.6 处理器状态和控制37

5.2.7 协处理器控制39