《MC68332单片机结构与应用》求取 ⇩

1概论1

1．1 Motorola微处理器和单片机1

1．2 MC68332主要特性及组成模块2

1．2．1 MC68332主要特性2

1．2．2 MC68332的组成模块3

2MC68332引脚信号和硬件配置8

2．1 引脚信号8

2．1．2 数据总线(Data Bus)D15～D09

2．1．1 地址总线(Address Bus)A23～A09

2．1．3 功能码(Function Code)FC2～FC010

2．1．4 芯片选择(Chip Selects)CS10～CS0，CSBOOT11

2．1．5 总线控制信号(Bus Control Signals)11

2．1．6 总线仲裁信号(Bus Arbitration Signals)11

2．1．7 中断请求优先级(Interrupt Request Level)IRQ7～IRQ112

2．1．8 异常情况控制信号(Exception Control Signals)12

2．1．9 时钟信号(Clock Signals)12

2．1．10 测试信号(Test Signals)13

2．1．12 队列串行模块信号(Queued Serial Module Signals)14

2．1．11 定时处理器信号(Time Processing Unit Signals)14

2．1．13 RAM后备电源(Standby RAM)VSTBY15

2．1．14 合成器电源(Synthesizer Power)VDDSYN15

2．1．15 系统电源和地(System Power and Ground)VDD,VSS15

2．2 硬件配置15

2．2．1 电源配置和引脚电特性16

2．2．2 系统时钟16

2．2．3 外部复位与低电压保护17

3．1 CPU32结构20

3CPU和存储器20

3．2 CPU32寄存器21

3．2．1 数据类型22

3．2．2 数据寄存器22

3．2．3 地址寄存器23

3．2．4 程序计数器24

3．2．5 栈24

3．2．6 变址寄存器25

3．2．7 状态寄存器和条件码寄存器25

3．2．8 向量基址寄存器26

3．3 存储器27

3．3．1 存储器寻址空间27

3．2．9 辅助功能码寄存器27

3．3．2 存储器的逻辑组织28

3．4 CPU32的工作状态和特权级30

3．4．1 CPU32的4种工作状态30

3．4．2 特权级与其变换32

3．4．3 MC68332地址空间33

4．1．1 寄存器直接寻址37

4．1．2 绝对寻址(短地址)37

4CPU32的寻址方式37

4．1 寄存器直接寻址和绝对寻址37

4．1．3 绝对寻址(长地址)38

4．2 寄存器间接寻址38

4．2．1 地址寄存器间接寻址39

4．2．2 带偏移量的地址寄存器间接寻址39

4．2．3 带变址和8位偏移量的地址寄存器间接寻址40

4．2．4 带变址和基址偏移量的地址寄存器间接寻址41

4．2．5 先置减量和后置增量地址寄存器间接寻址42

4．3 程序计数器相对寻址44

4．4 立即寻址44

4．5 隐含寻址45

4．6 寻址方式小结45

5指令系统46

5．1 概述46

5．1．1 指令格式46

5．1．2 数据表示法与符号定义48

5．1．3 条件码49

5．2 数据传送类指令50

5．2．1 传送指令(MOVE)50

5．2．2 快速传送指令(MOVEQ)51

5．2．3 多项传送指令(MOVEM)51

5．2．4 地址传送指令(MOVEA)52

5．2．5 外设数据传送指令(MOVEP)52

5．2．6 数据交换指令(EXG和SWAP)53

5．2．10 解除堆栈连接指令(UNLK)54

5．2．9 连接堆栈指令(LINK)54

5．2．8 有效地址压栈指令(PEA)54

5．2．7 装入有效地址指令(LEA)54

5．3 算术运算类指令55

5．3．1 加法指令(ADD)55

5．3．2 减法指令(SUB)56

5．3．3 乘法指令(MUL)57

5．3．4 除法指令(DIV)57

5．3．5 符号扩展指令(EXT)58

5．3．7 扩展精度的整数算术运算指令59

5．3．6 取补指令(NEG)59

5．3．8 十进制值算术运算指令60

5．3．9 CLR指令61

5．4 逻辑运算指令61

5．5 移位和循环指令62

5．6 位操作指令64

5．7 程序控制指令65

5．7．1 比较和测试指令65

5．7．2 测试和置位指令(TAS)66

5．7．4 条件转移指令(Bcc)67

5．7．3 无条件转移指令67

5．7．5 DBCC指令68

5．7．6 条件设置指令(Scc)68

5．7．7 子程序调用及返回指令68

5．7．8 NOP指令69

5．8 系统控制指令69

5．8．1 特权指令69

5．8．2 修改条件码寄存器的指令70

5．8．3 陷阱生成指令70

5．9 查表和插值指令73

5．9．1 基本原理73

5．9．2 指令格式74

5．9．3 应用75

5．10 CPU32汇编语言伪指令76

6异常情况处理78

6．1 异常情况分类78

6．2 异常情况处理过程79

6．3．1 异常情况向量表81

6．3 异常情况向量和优先级81

6．3．2 异常情况优先级82

6．4 异常情况栈帧83

6．4．1 4字栈帧84

6．4．2 6字栈帧84

6．4．3 总线错误(BERR)栈帧85

6．5 异常情况处理程序设计85

6．6．1 TRAP指令86

6．6 几种异常情况的处理86

6．6．2 程序错误检测异常情况89

6．6．3 调试用异常情况91

6．6．4 中断异常情况93

6．6．5 系统错误异常情况97

6．7 异常情况处理返回99

7编程技术100

7．1 数据结构100

7．1 数组100

7．1．3 队列103

7．1．2 字符串103

7．1．4 堆栈104

7．1．5 链表104

7．2 位置无关编程105

7．2．1 使用PC相对寻址的位置无关编程105

7．2．2 基址寄存器寻址107

7．3 子程序的用法和参数传送107

7．3．1 寄存器传送107

7．3．3 内存参数区108

7．3．2 堆栈传送108

7．3．4 直接编码109

7．4 管理方式和用户方式下的编程109

8总线操作112

8．1 总线传送信号112

8．1．1 总线控制信号113

8．1．2 功能码(FC2～FCO)113

8．1．3 地址总线(A23～AO)113

8．1．4 地址选通(AS)113

8．1．7 总线周期终止信号114

8．1．5 数据总线(D15～DO)114

8．1．6 数据选通(DS)114

8．2 数据传送类型115

8．3 数据传送周期118

8．3．1 读周期118

8．3．2 写周期120

8．3．3 读-改-写周期121

8．4 CPU空间周期123

8．4．1 断点响应周期123

8．4．2 LPSTOP周期125

8．4．3 中断响应周期126

8．5 总线异常情况控制周期128

8．5．1 总线错误129

8．5．2 再运行操作129

8．5．3 暂停操作131

8．5．4 双总线故障132

8．6 总线仲裁133

8．6．1 总线仲裁概述133

8．6．3 总线允许134

8．6．2 总线请求134

8．6．4 总线允许响应135

8．6．5 显露周期135

9系统集成模块SIM139

9．1 系统配置和保护子模块139

9．1．1 模块配置和测试140

9．1．2 总线监视器142

9．1．3 软件看门狗142

9．1．4 系统保护控制寄存器SYPCR143

9．1．5 周期性中断定时器144

9．2 系统时钟146

9．2．1 时钟合成器146

9．2．2 时钟合成器控制寄存器SYNCR148

9．2．3 时钟控制149

9．3 片选子模块150

9．3．1 片选逻辑150

9．3．2 片选引脚分配151

9．3．3 片选地址选择153

9．3．4 片选选择寄存器CSORBT和CSOR(10：0)154

9．3．5 片选操作157

9．3．6 MC68332配置外围芯片的连接示例159

9．4 外部总线接口160

9．4．1 引脚分配寄存器PEPAR、PFPAR161

9．4．2 E口、F口数据方向寄存器DDRE、DDRF161

9．4．3 E口、F H数据寄存器PORTE、PORTF162

9．4．4 C口数据寄存器PORTC162

9．5 系统复位163

9．5．1 复位操作163

9．5．2 复位状态寄存器RSR165

9．5．3 复位时SIM的引脚功能165

9．6 系统的初始化166

9．6．1 初始化过程167

9．6．2 SIM初始化168

10片上RAM170

10．1 编程模型170

10．1．2 RAM模块寄存器171

10．1．1 RAM区的寻址171

10．2 操作173

10．2．1 正常操作173

10．2．2 后备操作173

10．2．3 复位操作173

10．2．4 测试操作174

10．2．5 STOP操作175

10．2．6 TPU微码仿真操作175

11．1．1 基本概念176

11．1 串行通信的基本知识176

11队列串行模块QSM176

11．1．2 异步串行通信177

11．1．3 同步串行通信178

11．2 QSM的结构与特性178

11．2．1 QSM概述178

11．2．2 QSM的结构与特性179

11．3 QSM的存储器和寄存器180

11．3．1 QSM全局寄存器184

11．3．2 QSM引脚控制寄存器186

11．4 QSM的初始化187

11．5 QSPI子模块188

11．5．1 QSPI寄存器190

11．5．2 QSPI RAM196

11．5．3 QSPI的操作197

11．5．4 QSPI的I／O扩展203

11．5．5 QSPI程序设计203

11．6 SCI子模块206

11．6．1 数据格式和双缓冲器功能207

11．6．2 SCI发送器208

11．6．3 SCI接收器210

11．6．4 SCI寄存器212

11．6．5 SCI程序设计217

12定时处理器TPu222

12．1 TPU的结构与功能222

12．1．1 TPU的逻辑结构222

12．1．2 TPU的主要特性224

12．1．4 TPU的定时功能225

12．1．3 TPU定时器／计数器寄存器TCR1和TCR2225

12．2 TPU寄存器227

12．2．1 概况227

12．2．2 系统配置寄存器230

12．2．3 通道控制寄存器232

12．2．4 通道参数寄存器(RAM)237

12．3 TPU的初始化操作239

12．3．1 TPU全局初始化240

12．3．2 TPU通道初始化242

12．4 输入捕捉／输入跳变计数器(IC／ITC)243

12．4．1 IC／ITC的RAM参数244

12．4．2 输入捕捉功能的程序设计245

12．4．3 输入跳变计数248

12．5 输出比较(OC)250

12．5．1 主机触发脉冲的输出比较250

12．5．2 连续脉冲方式的输出比较253

12．6 周期与脉冲宽度累加器(PPWA)255

12．6．1 周期累加257

12．6．2 脉冲宽度累加259

12．6．3 输入与输出通道的链接260

13MC68332应用程序设计263

13．1 MC68332产品设计的特点263

13．1．1 MC68332时钟和指令时序263

13．1．2 MC68332定时器选择264

13．1．3 中断和延时264

13．2 应用设计实例266

13．2．1 A／D转换芯片266

13．2．2 QSPI操作的基本原理267

13．2．3 基本系统和时序269

13．2．4 QSPl程序设计271

14MC68332的开发及开发工具276

14．1 产品的设计与开发步骤276

14．2 MC68332开发系统的组成和作用277

14．3 MC68332的开发方法279

14．3．1 跟踪和未实现的指令异常情况280

14．3．2 断点280

14．3．5 后台方式281

14．3．4 操作码跟踪281

14．3．3 显露周期281

14．4 M68332 EVS评估系统284

14．4．1 M68332 EVS的组成284

14．4．2 EVS 4种不同的配置286

14．5 评估工具EVK289

14．5．1 PFB底板290

14．5．2 名片计算机BCC299

i4．6 EVK监控程序CPU 32 Bug302

14．6．1 操作过程303

14．6．2 监控程序使用的异常情况向量304

14．6．3 监控命令304

14．6．4 汇编／反汇编程序307

14．7 S-记录308

14．7．1 S-记录内容308

14．7．2 记录类型309

14．7．3 S-记录示例310

附录A MC68332引脚配置312

附录B CPU 32指令简表313