本书涵盖SystemVerilog验证结构,还综述一些常用的设计专题,比如接口和阵列类型。书中给出了大量的代码实例和详尽的解释。作者基于Synopsys公司的课程、培训材料,用SystemVerilog工具等开发了Vera,RVM,以及OOP,作者逐章建立了这些概念,并在最后一章利用前面几章的结果,给出了详细的测试代码。本书集中探讨利用SystemVerilog语言的能力,验证设计的正确性。

提示:百度云已更名为百度网盘(百度盘),天翼云盘、微盘下载地址……暂未提供。