本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言,着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求,本书重点关注了testbench的设计编写、验证和测试技术,深入讲述了基于Verilog HDL的开关级、门级、RTL级、行为级和系统级建模技术,从而使读者能尽快掌握硬件电路和系统的高效Verilog编程技术。书中把RTL描述、电路综合和testbench验证测试技术紧密结合,给出了多个从设计描述到验证的RTL数字电路模块和系统的设计实例。

提示:百度云已更名为百度网盘(百度盘),天翼云盘、微盘下载地址……暂未提供。