《表2 卷积计算模块总体资源消耗表》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于脉动阵列的卷积计算模块硬件设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

表2所示为卷积计算模块的总体资源消耗，卷积计算的核心就是乘法运算。赛灵思xc7z020clg484-1型FPGA芯片内置了DSP48核，可同时进行一组乘法和加法运算。根据卷积模块的设计，每一个PE使用一个DPS48核进行乘加计算。在CHI为3，CHO为8的情况下，一共需要24个DPS48核，与表中使用资源情况相符。触发器和查找表资源使用也较少，为之后扩大卷积计算模块和设计卷积神经网络其余模块预留了充足的资源。