《表5 相邻PAD点绝缘电阻测试结果》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种MEMS陀螺晶圆级真空封装工艺》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

由于金键合面和下层金属引线仅靠一层PECVD沉积的氧化层绝缘，在金硅键合过程中施加在晶圆上的压力可能会破坏该氧化层，金渗透到下层金属引线上，从而导致相邻引线的短路。因此，需要对芯片的相邻PAD点进行电学性能测试，判断键合是否对金属引线产生不利影响。刻蚀PAD点上方的结构层晶圆露出PAD点，200倍光学显微镜下观察露出的B1芯片的PAD点，如图5所示。测量相邻电绝缘PAD点的绝缘性，结果如表5所示，电压为0～10 V时，绝缘电阻均大于7 GΩ，表明绝缘性良好，未受金硅键合影响。