《表2 ADC测试输入端口控制》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种基于CS32F0XX芯片的ADC测试结构的优化方法及其FPGA实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

如表2所示，CH为ADC通道选择信号，在测试引脚资源充足的条件下，可以设置TEST_REG[31:30]为2’b10，则CH信号可以由PB14~PB10之间的引脚直接输入。