《频率合成与锁相技术》求取 ⇩

第一篇 频率合成1

第一章 导论1

1.1 频率合成的含义与作用2

1.2 频率合成器的设计考虑3

1.3 频率与电压、电流的相互转换4

1.4 频率的数学运算6

1.4.1 加法和减法--混频器6

1.4.2 倍频器11

1.4.3 分频器11

第二章 频率合成器的类型15

2.1 数字(查表)合成器15

2.2 直接合成法18

2.2.1 漂移抵消法19

2.2.2 简化的直接合成原理21

2.3 锁相(间接)合成器24

2.3.1 直接锁相法25

2.3.2 数字式锁相法26

第二篇 锁相环40

第三章 锁相环基础40

3.1 从频率反馈环(FMFB)到锁相环(PLL)40

3.2 锁相环的工作原理42

3.3 环路工作过程的定性说明51

3.4 信号统计分析与锁相环52

第四章 锁相环的线性分析56

4.1 线性化概念57

4.2 锁相环路的传递函数及其物理意义58

4.3 锁相环的类型61

4.3.1 一阶锁相环61

4.3.2 二阶锁相环62

4.3.3 具有滞后超前滤波器的二阶PLL64

4.3.4 稳态误差的情况66

4.3.5 二阶二型锁相环67

4.3.6 三阶三型锁相环69

4.4 环路的稳定性72

4.5 噪声对PLL工作的影响77

4.6 离散时间的锁相环82

第五章 锁相环的非线性分析85

5.1 基本概念85

5.2 相位捕获86

5.2.1 一阶环路锁定状态的建立过程86

5.2.2 一阶环路的差拍状态和频率牵引现象89

5.2.3 一阶环路的同步带、捕捉带及捕捉时间91

5.3 频率捕获94

5.3.1 二阶二型锁相环的微分方程式94

5.3.2 二阶二型锁相环相轨迹图和鉴相输出波形95

5.3.3 二阶二型锁相环的捕捉时间98

6.1.1 VCO的形式100

6.1 压控振荡器100

第六章 锁相环路的基本部件100

6.1.2 VCO的性能指标101

6.1.3 关于VCO的开环相位噪声问题102

6.1.4 几个实用的VCO电路104

6.2 鉴相器111

6.2.1 乘法器112

6.2.2 序列鉴相器132

6.2.3 鉴频-鉴相器135

6.3 辅助捕获电路139

第三篇 锁相环的应用与发展150

第七章 同步器--载波相位和码元定时恢复150

7.1 概述150

7.2 最佳(最大似然)载波相位估计153

7.3 没有数据辅助系统情况下载波恢复160

7.3.1 QAM系统载波恢复(非数据辅助系统)165

7.3.2 平方环输出的相位抖动166

7.4 载波恢复器：数据辅助系统168

7.5 码元定时恢复器175

7.5.1 最大似然(ML)码元定时恢复系统176

7.5.2 不方基准定晨恢复器181

7.5.3 全数字吗元定时恢复器185

7.6 组合式载波和定时恢复188

7.6.1 具有对称调制类型的系统193

7.7 周期性输入和扰码器196

7.7.1 周期输入序列的码元定时恢复器197

7.7.2 扰码系统200

7.7.3 扰码器线性等效电路202

第八章 锁相环技术的新进展212

8.1 自适应载波恢复系统212

8.1.1 直接判断式PLL212

8.1.2 自适应FIR相位预测器214

8.1.3 预测PLL的性能218

8.2 数字调谐技术220

8.2.1 频率合成接收系统的简化方框图220

8.2.2 PLL集成电路的内部功能方框图220

8.2.3 频率合成调谐系统的参数选择222

8.2.4 微机控制锁相环的方法224

8.3 数字锁相环230

8.3.1 DPLL与MAP估值之间关系231

8.3.2 全数字锁相环实现233

第九章 锁相环路的计算机模拟243

9.1 模型考虑243

9.2 独立式PLL模型245

9.3 组合式PLL模型252

9.4 锁相环作为相位跟踪器261

9.5 锁相环作为FM解调器265

9.6 延迟对组合式PLL模型性能影响266

10.1.1 设计要求269

第十章 典型锁相环路的设计269

10.1 三阶二型锁相环路设计269

10.1.2 设计原理与方法271

10.1.3 环路滤波器T1、T2、T3计算公式273

10.1.4 设计结果274

10.2 二阶一型数字锁相环快速设计277

10.2.1 快速设计的原理277

10.2.2 由数字锁相环的方案计算环路性能282

10.3 超高频取样保持式锁相环路设计283

10.3.1 基准频率的选择与提纯措施283

10.3.2 取样脉冲形成电路的设计284

10.3.3 桥式取样保持式鉴相器设计284

10.3.4 超高频320MHz～410MHzVCO设计286

10.4 集成锁相环路设计与选用288

10.4.1 大规模集成锁相环的分类与选用288

10.4.2 环路滤波器的设计292

10.4.3 高速双模前置分频器的选择296

10.4.4 基准晶体振荡器的设计297

实验项目299

实验一 模拟集成锁相环路KD8041的应用299

实验二 数字锁相频率合成器303

实验三 数字锁相倍频器313

关验四 数字锁相调频信号解调器317

附录320

附录一 锁相环路的分类及其主要参数320

附录二 锁相环路的跟踪性能与分类关系321

附录三 锁相环路的计算机模拟程序322

附录四 大规模集成锁相环的分类与典型产品329

附录五 国内外通用单片集成锁相环330

附录六 国内外通用单片集成锁相合成器部件333

参考文献338