《计算机组成原理在线实验教程 FPGA远程实验平台教学与实践》求取 ⇩

第1章PYNQ开发平台介绍1

1.1PYNQ开发板1

1.1.1 PYNQ Z11

1.1.2 PYNQ Z22

1.2 Zynq 7020芯片3

1.3 PYNQ框架5

1.4 PYNQ平台的使用5

第2章实验环境的准备6

2.1线下方式实验环境的准备6

2.1.1在本机安装Vivado软件6

2.1.2PYNQ板卡的准备6

2.1.3使用Jupyter Notebook与PYNQ建立连接9

2.2线上方式实验环境的准备10

第3章基于PYNQ的组成原理实验流程概览12

3.1整体开发流程介绍12

3.2 Vivado开发流程概览13

3.3基于Python的硬件交互14

第4章Vivado开发流程15

4.1创建工程15

4.2设计输入20

4.2.1原理图方式20

4.2.2Verilog/VHDL方式23

4.3仿真26

4.4综合28

4.5引脚绑定（I/O处理）29

4.5.1物理引脚的绑定30

4.5.2与监控模块（PS）的连接30

4.6实现38

4.7TCL使用介绍39

4.8实例演示40

4.8.1原理图方式41

4.8.2Verilog方式49

第5章基于Python的I/O交互54

5.1Jupyter Notebook介绍54

5.1.1 Jupyter组件54

5.1.2 Notebook基础55

5.1.3 Notebook用户界面56

5.2使用PYNQ Overlay加载流文件57

5.3 Python引脚绑定57

5.4基于Python调试组合逻辑58

5.5基于Python调试时序逻辑59

5.6实例演示61

5.6.1上传bit和.tcl文件61

5.6.2基于Python的I/O交互61

第6章硬件描述语言简介63

6.1“模块”的描述63

6.1.1输入/输出端口说明64

6.1.2数据对象和数据类型64

6.1.3顺序语句与并行语句65

6.2模块基本用法示例65

6.2.1八位乘法器65

6.2.2译码器66

6.2.3八位二进制比较器67

6.2.4JK触发器设计68

6.3层次化设计69

6.3.1描述方式69

6.3.2层次化设计的写法70

6.4VHDL语言基础72

6.4.1标识符72

6.4.2数据对象72

6.4.3数据类型73

6.4.4数据类型转换74

6.4.5运算符75

6.4.6运算符优先级76

6.4.7 VHDL常用语法76

6.5 Verilog HDL语言基础81

6.5.1数据类型81

6.5.2数字表示形式81

6.5.3parameter定义常量82

6.5.4宏定义’define82

6.5.5运算符及表达式82

6.5.6运算符优先级84

6.5.7 Verilog HDL常用语法85

第7章基于开源CPU的组成原理实验87

7.1 RISC-V指令集87

7.2基于RISC-V的逐条增加指令式实验90

7.2.15级流水介绍91

7.2.2单条指令的RISC-V处理器设计91

7.2.3 2条指令的RISC-V处理器设计101

7.2.4 3条指令的RISC-V处理器设计103

7.2.5 10条指令的RISC-V处理器设计106

7.3开源RISC-V处理器蜂鸟E200介绍109

7.4基于开源项目的CPU综合实验112

7.4.1从完整SoC项目中抽取出CPU内核上板验证112

7.4.2删减掉特定的部分并补全112

7.4.3扩展开源处理器的流水线级数113

7.4.4优秀工作的遴选方法113

第8章实验内容设计114

8.1基于原理图的实验115

8.1.1全加器115

8.1.2译码器117

8.1.3多路选择器119

8.1.4触发器与寄存器120

8.1.5移位寄存器122

8.1.6计数器124

8.1.7有限状态机126

8.1.8运算器/ALU128

8.1.9存储器129

8.1.10寄存器堆130

8.1.11总线131

8.1.12微程序控制器134

8.2基于Verilog HDL的实验138

8.2.1全加器138

8.2.2译码器140

8.2.3多路选择器141

8.2.4触发器与寄存器142

8.2.5移位寄存器143

8.2.6计数器146

8.2.7有限状态机147

8.2.8运算器/ALU149

8.2.9存储器150

8.2.10寄存器堆151

8.2.11总线153

8.2.12微程序控制器155

8.2.13中断159

8.2.14基于开源项目的CPU内核的实现160

8.2.15为开源CPU增加指令161

8.2.16增加开源CPU的流水线级数162

参考文献164