《MCS48、MCS51、MCS96常用单片机软硬件接口技术的设计与实例》求取 ⇩

第一章 MCS-96系列介绍1

1.0　单片机的发展变革趋势1

1.1 MCS-96简介1

1.2　MCS-96的应用2

1.3　MCS-96系列开发支持工具4

1.3.1　MCS-96软件开发程序包4

1.3.2　ASM-96宏汇编程序4

1.3.3　PL/M-964

1.3.4　硬件开发支持ISBE-964

1.3.5　MCS-96工作4

1.3.6　内部库5

1.4　MCS-96系列产品5

第二章　结构概貌6

2.0　简介6

2.1　CPU操作6

2.1.1　CPU总线6

2.1.2　CPU寄存器阵列（RF）6

2.1.3　RALU控制6

2.1.4　RALU7

2.2　基本时序8

2.2.1 内部时序8

2.3　存储空间9

2.3.1　寄存器阵列（RF）空间9

2.3.2　保留存储器空间10

2.3.3　片内ROM10

2.3.4　存储控制器10

2.3.5　系统总线11

2.3.6　就绪控制11

2.4　RAM空间12

2.4.1　专用寄存器（SFRS）12

2.4.2　掉电保护存储单元14

2.5　中断结构15

2.5.1 中断源15

2.5.2 中断控制16

2.5.3　中断优先级编程17

2.5.4　中断时序18

2.6　定时器18

2.6.1 定时器118

2.6.2　定量器219

2.6.3　定时器中断19

2.6.4　定时器关联部件19

2.7　高速输入单元（HSI）20

2.7.1　HSI工作方式20

2.7.2　HSI队列（HSI FIFO）20

2.7.3　HSI中断21

2.7.4　HSI状态22

2.8　高速输出单元22

2.8.1 高速输入输出共用引脚22

2.8.2　HSO CMA阵列22

2.8.3　HSO状态23

2.8.4　HSO的清除24

2.8.5　软件定时器24

2.9 模拟输入24

2.9.1 A/D转换精度24

2.9.2　A/D命令25

2.9.3　A/D结果25

2.10　脉冲宽度调制输出（PWM）26

2.11 串行口26

2.11.1　串行口方式27

2.11.2　多机通信28

2.113 串行口控制29

2.11.4　波特率确定29

2.12　输入／输出口0～430

2.12.1　P0口30

2.12.2 P1口30

2.12.3　P2口30

2.12.4　P3和P4口30

2.13　状态和控制寄存器31

2.13.1 I/O控制寄存器31

2.13.2　I/O控制寄存器0（IOCO）31

2.13.3　I/O控制寄存器1（IOCt）31

2.13.4　I/O状态寄存器0（ISO0）32

2.13.5　I/O状态寄存器1（ISO1）32

2.14　监视定时器（WDT）33

2.14.1　禁止监视定时器33

2.15　复位33

2.15.1　复位信号33

2.15.2　复位状态34

2.15.3　复位同步方式35

1.16 引脚功能35

2.17 引脚列表37

第三章　MCS-96软件设计知识38

3.0　简介38

3.1　操作数类型38

3.1.1　字节BYTE38

3.1.2　字Word38

3.1.3　短整型数short-integer39

3.1.4　整型数Integer39

3.1.5　位Bit39

3.1.6　双字Dourlbe Word39

3.1.7　长整型数Long-Integer39

3.2　操作数寻址39

3.2.1　寄存器直接寻址40

3.2.2　间接寻址40

3.2.3 自动增量间接寻址40

3.2.4　立即寻址40

3.2.5　短变址寻址41

3.2.6　长变址寻址41

3.2.7　零寄存器寻址41

3.2.8　栈指针寄存器寻址41

3.2.9　汇编语言寻址方式41

3.3　程序状态字PSW42

3.3.1 中断标志42

3.3.2　条件标志42

3.4　指令系统43

3.5　软件标准和约定49

3.5.1　寄存器应用49

3.5.2　寻址32位操作数49

3.5.3　子程序连接49

3.6　中断系统的使用50

3.6.1 总控制50

3.6.2　中断悬挂寄存器51

3.6.3 中断屏蔽寄存器51

3.6.4 中断向量51

3.6.5　应急区53

3.7　I/O编程考虑53

3.7.1　编程各I/O端口54

3.7.2　读取I/O状态寄存器154

3.7.3　向HSO单元发送命令55

3.7.4　高速I/O中断55

3.7.5　访问寄存器映象I/O56

3.8　实例1　编程串行I/O通道56

3.9　实例2　用HSO单元生成PWM57

3.10　实例3　用HSI单元测量脉冲宽度58

3.11　实例4 扫描A/D通道59

3.12　实例5　查表和插值60

3.12　示例5　表查找和插入61

3.13　指令系统详述61

3.13.1　ADD（双操作数）——字相加62

3.13.2　ADD（3操作数）——字相加63

3.13.3　ADDB（双操作数）——字节相加63

3.13.4　ADDB（3操作数）——字节相加63

3.13.5 ADDC——带进位的字相加64

3.13.6　ADDCB——带进位的字节相加64

3.13.7　AND——（逻辑与）64

3.13.8　AND（3操作数）——字逻辑与65

3.13.9　ANDB（双操作数）——字节逻辑与65

3.13.10　ANDB（3操作数）——字节逻辑与65

3.13.11　BR（间接）——间接转移66

3.13.12 CLR——清除字66

3.13.13 CLRB——清除字节66

3.13.14 CLRC——清除进位标志66

3.13.15 CLRVT——清除溢出陷井标志67

3.13.16　CMP——字比较67

3.13.17　CMPB——字节比较67

3.13.18 DEC——字减168

3.13.19 DECB——字节减168

3.13.20　DI——禁止中断68

3.13.21 DIV——整型数除68

3.13.22 DIVB——短整型数相除69

3.13.23 DIVU——字型数除69

3.13.24　DIVUB——字节型数除70

3.13.25 DJNZ——减1非零转70

3.13.26　EI——允许中断70

3.13.27　EXT——整型数符号扩展为长型整数71

3.13.28　EXTB——短整型数符号扩展为整型数71

3.13.29　INC——字加171

3.13.30　INCB——字节加172

3.13.31　JBC——位清除跳转72

3.13.32　JBS——位置1跳转72

3.13.33　JC——进位标志为1跳转73

3.13.34　JE——相等跳转73

3.13.35　JGE——大于或等于带符号数跳转73

3.13.36　JGT——大于带符号数跳转74

3.13.37　JH——高于（无符号数）跳转74

3.13.38　JLE——小于或等于带符号数跳转75

3.13.39　JLT——小于带符号数跳转75

3.13.40　JNC——进位标志为0跳转75

3.13.41　JNE——不相等跳转76

3.13.42　JNH——不高于（无符号数）跳转76

3.13.43　JNST——粘着位为0跳转76

3.13.44　JNV——溢出标志为0跳转77

3.13.45　JNVT——溢出陷井标志为0跳转77

3.13.46　JST——粘着位标志为1跳转78

3.13.47　JV——溢出标志为1跳转78

3.13.48　JVT——溢出陷井标志为1跳转78

3.13.49　LCALL——长调用79

3.13.50　LD——装载字79

3.13.51　LDB——装载字节79

3.13.52　LDBSE——把短整型数装入整型数80

3.13.53　LDBZE——把字节装入字80

3.13.54　LJMP——长跳转80

3.13.55　MUL（双操作数）——整型数相乘81

3.13.56　MUL（三操作数）——整型数相乘81

3.13.57　MUL（双操作数）——短整型数相乘81

3.13.58　MULB（3操作数）——短整型数相乘82

3.13.59　MULB（双操作数）——字型数乘82

3.13.60　MULU（3操作数）——字型数乘82

3.13.61　MULUB（双操作数）——字节相乘83

3.13.62　MULUB（3操作数）——字节型数相乘83

3.13.63　NEG——整型数求补83

3.13.64　NEGB——短整型数求补84

3.13.65　NOP——空操作84

3.13.66　NORML——长整型数规格84

3.13.67　NOT——字型数求反85

3.13.68 NOTB——字节型数求反85

3.13.69　OR——字型数逻辑或85

3.13.70　ORB——字节型数逻辑或85

3.13.71　POP——字退栈86

3.13.72　POPF——标志退栈86

3.13.73　字进栈86

3.13.74　PVSHF——标志进栈87

3.13.75　RET——子程序返回87

3.13.76　RST——系统复位87

3.13.77　SCALL——短调用88

3.13.78　SETC——进位标志置188

3.13.79　SHL——字左移88

3.13.80　SHLB——字节左移89

3.13.81　SHLL——双字左移89

3.13.82　SHR——字逻辑右移90

3.13.83　SHRA——字算术右移90

3.13.84　SHRAB——字节算术右移91

3.13.85　SHRAL——双字算术右移92

3.13.86　SHRB——字节逻辑右移92

3.13.87　SHRL——双字逻辑右移93

3.13.88　SJMP——短跳转93

3.13.89　SKIP——双字节空操作94

3.13.90　ST——存字94

3.13.91　STB——存字节94

3.13.92　SUB（双操作数）——字相减95

3.13.93　SUB（3操作数）——字相减95

3.13.94　SUBB（双操作数）——字节相减95

3.13.95　SUBB（3操作数）——字节相减95

3.13.96　SUBC——字带借位减96

3.13.97　SUBCB——字节带借位减96

3.13.98　TRAP——软件陷井96

3.13.99　XOR——字逻辑异或97

3.13.100　XORB——字节逻辑异或97

第四章　硬件设计信息98

4.0　硬件连接概述98

4.1　硬件连接要求98

4.1.1 电源98

4.1.2　其它连接要求98

4.1.3　振荡器99

4.1.4　复位100

4.1.5　同步方式101

4.1.6　禁止监控定时器101

4.1.7　掉电电路103

4.2　驱动和接口电平103

4.2.1　准双向口103

4.2.2　准双向端口的硬件连接104

4.2.3　模拟和数字输入端口105

4.2.4　漏极开路端口105

4.2.5　HSO引脚、控制输出端和总线引脚106

4.3　摸拟接口106

4.3.1　模拟输入量106

4.3.2　模拟量输出建议107

4.4　I/O时序108

4.4.1　HSO输出108

4.4.2　HSI采样输入108

4.4.3　标准I/O端口引脚108

4.5　串行口时序108

4.5.1　方式0109

4.5.2　方式1时序109

4.5.3　方式2和3的时序110

4.6　总线时序和存贮器接口110

4.6.1　总线功能110

4.6.2　时钟参数110

4.6.3　READY线的使用112

4.6.4　INS线的使用113

4.6.5　地地译码113

4.6.6　系统校验实例113

4.6.7　I/O端口重构117

4.7　噪声仿护118

4.8　封装引脚及环境118

第五章　MCS-96数据表119

第六章　MCS-51结构130

6.0　引言130

6.1　存贮器配置131

6.2　振荡器和时钟电路133

6.3　CPU时序134

6.4　端口的结构和操作134

6.4.1　I/O构成137

6.4.2　端口的写操作137

6.4.3　端口的负载及接口139

6.4.4　读——修改——写139

6.5　外部存贮器访问139

6.5.1　PSEN140

6.5.2 ALE140

6.5.3　外部程序存贮器和外部数据存贮器的地址重叠140

6.6　定时器／计数器141

6.6.1 定时器0和定时器1142

6.6.2　定时器／计数器2145

6.7 串行接口147

6.7.1　多处理器通信147

6.7.2　串行口控制寄存器148

6.7.3　波特率148

6.7.4　再谈谈模式0150

6.7.5　再谈谈模式1152

6.7.6　再讨论一下模式2和3154

6.8 中断157

6.8.1 中断优先级结构158

6.8.2　中断的处理159

6.8.3 外部中断160

6.8.4　中断响应时间160

6.9　单步操作161

6.10　复位161

6.11　低功耗操作模式162

6.11.1　HMOS掉电操作模式163

6.11.2　CHMOS低功耗模式163

6.12　8751H164

6.12.1　EPROM的编程164

6.12.2　程序的验证165

6.12.3 程序存贮器的加密165

6.12.4　擦除特性165

6.13　再讨论片内振荡器166

6.13.1　HMOS166

6.13.2　CHMOS168

6.14　MCS-51的引脚描述169

第七章　MCS-51存贮器配置寻址方式和布尔处理器171

7.0　引言171

7.1　存贮器配置171

7.2 寻址方式173

7.3　布尔处理器175

第八章　MCS-51指令系统177

8.0　引言177

8.1　功能分类177

8.1.1　数据传送类指令177

8.1.2　算术操作类指令178

8.1.3　逻辑操作类指令179

8.1.4　控制转移指令：179

8.2　指令说明180

第九章　MCS—51应用举例218

9.0　8051编程技术218

9.0.1　计数进制转换程序218

9.0.2　多精度算术运算219

9.0.3 查表程序220

9.0.4　中断处理时CPU状态的保留221

9.0.5　通过堆栈传递参数222

9.0.6　N个分支的转移程序223

9.0.7　在程序运行过程中计算分支的目的地址225

9.0.8　通过联机代码来传递参数226

9.1　外围接口技术227

9.1.1　I/O端口重新配置（第一种方法）227

9.1.2　I/O端口配置（第二种方法）228

9.1.3　8243接口229

9.1.4　软件延迟定时230

9.1.5　串行口与定时器配置230

9.1.6　简单串行I/O驱初程序231

9.1.7　发送串行端口字符串232

9.1.8　特殊情况的识别和处理233

9.1.9　定时器溢出的同步233

9.1.10　定时器／计数器的实时读234

9.2　外围接口举例234

第十章　不降低速度的CMOS微型控制器241

第十一章　MCS51数据247

31AH/8051AH片脚说明248

8032AH/8052AH单片的8位微型计算机260

8751H273

第十二章　使用CHMOS的设计注意事项289

12.0　什么是CHMOS289

12.1　噪音干扰290

12.2　锁存290

12.3　电源的考虑291

12.4　最小功耗292

12.5　CHMOS输入／输出口的结构293

12.5.1　作为一个输出引脚294

12.5.2　作为一个输入引脚294

12.5.3　CHMOS和其它逻辑系列之间的接口295

大规模集成电路（LSI）的发展296

使用CMOS系统设计的主要优点是低功耗296

功耗的重要性297

CMOS基本操作297

CMOS工艺300

防止锁死300

逻辑门结构301

静态结构工艺301

CMOS展望302

一种CMOS单片机：Inte180C51303

看一下CMOS动态存储器304

存储器设备结构304

功耗305

高速应用306

可用速度306

高可靠性307

第十三章　MCS-48系列单片机309

13.0 简介309

13.1　体系结构309

13.1.1　运算部分309

13.1.2　程序存贮器311

13.1.3　数据内存312

13.1.4　输入／输出313

13.1.5　测试和INT输入端314

13.1.6　程序计数器和堆栈315

13.1.7　程序状态字316

13.1.8　条件转移逻辑316

13.1.9 中断317

13.1.10　计时器／计数器317

13.1.11　时钟和计时电路320

13.1.12　复位321

13.1.13　单步323

13.1.14　掉电工作方式（8048AH,8049AH,8050AH,8039AHL,8035AHL,8040AHL）325

13.1.15　外部访问方式325

13.1.16 同步方式326

13.1.17　闲置方式326

13.2　引脚说明326

13.3　EPROM的编程，验证和擦除327

13.3.1　编程／验证328

第十四章　MCS.48系统的扩展333

14.0 简介333

14.1　程序存贮器的扩展333

14.1.1　取指令周期（外部）333

14.1.2　扩展程序存贮器的寻址（2K以上）334

14.1.3　恢复I/O端口的信息335

14.1.4　扩展举例335

14.2　数据存贮器的扩展336

14.2.1　读／写周期336

14.2.2 寻址外部数据存贮器336

14.2.3　数据存贮器扩展举例337

14.3　输入／输出的扩展337

14.3.1 I/O扩展器件338

14.3.2　用标准外围设备进行I/O扩展339

14.3.3　组合存贮器及I/O扩展器340

14.4　多片MCS-48系统341

14.5　存贮器体选择342

14.6　控制信号小结343

14.7　端口特性344

14.7.1　总线端口操作344

14.7.2　端口2操作344

第十五章　MCS-48指令系统346

15.0　引言346

15.0.1　数据传送346

15.0.2　累加器操作347

15.0.3　寄存器操作347

15.0.4　标志347

15.0.5　分支指令348

15.0.6　子程序348

15.0.7　定时器指令349

15.0.8　控制指令349

15.0.9　输入／输出指令349

15.1　指令系统说明350

第十六章　MCS.48数据表376

8243 MCS-48输入／输出扩展器376

8048AH/8748AH/8035AHL/8049AH382

8749H/8039AHL/8050AH/8040AHL HMOS单片8位微处理器382

单片八位微型计算机396

80C49-7/80C39-7 CHMOS单片八位微型计算机400

第十七章　RUPI-44系列：芯片通信控制器的单片微机410

17.0　简介410

17.1　结构410

17.2　HDLC/SDLC规约412

17.2.1　HDLC/SDLC优于异步通信规约412

17.2.2　HDLC/SDLC网络412

17.2.3　帧413

17.2.4　零位插入和删除414

17.2.5　非旧零取反（NRII）技术414

17.2.6　参考文献414

17.3　RUPI-44设计支持414

17.3.1　设计工具支持415

17.3.2　8051讨论会416

第十八章　8044的体系结构417

18.0　概述417

18.1　存贮器组织简介417

18.1.1　专用寄存器419

18.1.2　中断控制寄存器420

18.2　存贮器组织详细说明421

18.2.1　操作数寻址424

18.2.2　寄存器寻址424

18.2.3　直接寻址427

18.3　复位427

18.4　RUP1-44系列引脚说明428

第十九章　8044串行接口部件431

19.0　串行接口431

19.1　数据链路结构431

19.2 同步方式431

19.3　数据率435

19.4　运行方式435

19.4.1　自动应答模式436

19.4.2　灵活方式436

19.5　8044的帧格式438

19.5.1　标准SDLC格式439

19.5.2　无控制域帧（非缓冲模式）439

19.5.3　无控制域和地址域帧439

19.5.4　无FCS域439

19.6　HDLC439

19.7　SIU特殊功能寄存器440

19.7.1　控制与状态寄存器440

19.7.2　参数寄存器442

19.7.3　ICE支持寄存器443

19.8　操作444

19.8.1　初始化444

19.8.2 自动方式445

19.8.3　非自动方式458

19.8.4　8044数据链路摘要462

19.8.5　定时问题462

19.9　SIU硬件更详细的内答462

19.9.1 位处理机463

19.9.2　字节处理机465

19.10　诊断465

第二十章　8044应用实例469

20.0　8044应用实例469

20.1　8044与微处理机接口469

附录B　软件模块清单479

20.2　使用8044的高性能网络502

20.2.1 引言502

20.2.2　硬件502

20.2.3　SDLC基本命令表504

20.2.4　采用自动方式的从站驱动程序505

20.2.5　应用模块；与SDLC协议转换器保持异步515

20.2.6　主站520

附录A　8044软件流程图524

第二十一章　RUPI数据表545

第二十二章　AR-307具有片内高性能通讯接口的微型控制器578