《80486/80386系统原理与接口大全 下 80486系统原理》求取 ⇩

第31章80486CPU1

31.1 概论1

31.2 CISC与RISC6

31.3 寄存器8

31.4 寻址方式31

31.5 数据类型37

31.6 80486CPU结构41

31.7 高速加法器54

31.8 时钟发生器55

31.9 新指令58

第32章流水线操作60

32.1 成组传送61

32.2 流水线和性能62

32.3 流水线操作64

32.4 增强型浮点部件72

32.5 并行操作72

32.6 并行操作举例73

第33章存储管理75

33.1 综述75

33.2 分段存储管理79

33.3 段的转换82

33.4 分页存储管理92

33.5 页转换95

33.6 段与页转换组合100

33.7 虚拟存储管理102

33.8 虚拟存储数据结构信息103

33.9 页故障处理105

33.10 LFU页替换105

33.11 NUR页替换106

33.12 页交换文件107

第34章片内Cache108

34.1 Cache存储器108

34.2 Cache配置方案111

34.3 Cache结构119

34.4 Cache行123

34.5 写方案126

34.6 成组方式131

34.7 Cache参数133

34.8 Cache性能134

34.9 Cache带宽135

34.10 Cache监视和协调137

34.11 ache支持功能138

34.12 Cache连贯性139

34.13 片内Cache操作140

34.14 Cache页级管理142

第35章二级Cache144

35.1 概论144

35.2 总线定时146

35.3 写周期定时149

35.4 二级Cache规格150

35.5 二级Cache行152

35.6 总线监视153

35.7 二级Cache结构154

35.8 二级Cache接口158

第36章浮点部件169

36.1 数值寄存器169

36.2 计算基础176

36.3 浮点指令182

37.1 总线概念190

第37章总线190

37.2 接口技术196

37.3 总线接口信号215

第38章保护230

38.1 段级保护230

38.2 段描述符及保护231

38.3 数据访问限制235

38.4 控制转移236

38.5 门描述符238

38.6 操作系统指令244

38.7 指针指令244

38.8 页级保护247

第39章多任务处理250

39.1 任务状态段251

39.3 任务寄存器253

39.2 任务状态段描述符253

39.4 任务门描述符255

39.5 任务转换256

39.6 任务连接258

39.7 任务地址空间260

第40章输入／输出与中断263

40.1 输入／输出寻址263

40.2 输入／输出指令265

40.3 保护与输入／输出267

40.4 异常和中断269

40.5 异常和中断向量271

40.6 允许及禁止中断273

40.7 中断描述符表275

40.8 中断任务和中断过程277

40.10 异常条件281

40.9 错误代码281

40.11 异常和错误小结291

第41章初始化处理294

41.1 复位后处理机的状态294

41.2 80486SX/80487SX的初始化处理296

41.3 实方式下的软件初始化处理297

41.4 向保护方式的转换298

41.5 保护方式下的软件初始化处理299

41.6 转换旁视缓冲存储器的测试300

41.7 高速缓冲存储器的测试304

第42章调试和测试309

42.1 调试支援309

42.2 调试寄存器310

42.3 调试异常313

42.4 系统测试316

42.5 自测试317

第43章指令系统319

43.1 数据传送指令319

43.2 二进制算术运算指令323

43.3 十进制算术运算指令327

43.4 逻辑指令328

43.5 控制转移指令335

43.6 串操作339

43.7 结构化语言指令341

43.8 标志控制指令345

43.9 数字指令347

43.10 段寄存器指令347

43.11 杂项指令349

附录 80486指令表352

参考文献359