《MCS-51/96系列单片机原理及应用 修订版》求取 ⇩

目 录1

第一章MCS-51系列单片机的基本硬件结构1

1.1 MCS-51单片机概貌1

1.2 MCS-51单片机的主要性能特点4

1.3 8051的内部总体结构5

1.4 8051的引脚描述7

1.5存贮器配置9

1.5.1程序存贮器10

1.5.2内部数据存贮器11

1.5.3专用寄存器13

1.5.4外部数据存贮器17

1.6 振荡器、时钟电路和CPU时序17

1.7输入／输出端口20

1.7.1 P0口21

1.7.2 P1口22

1.7.3 P2口24

1.7.4 P3口25

1.7.5端口的负载能力及接口要求25

1.8定时器／计数器26

1.8.1定时器／计数器0和126

1.8.2定时器／计数器0和1的控制和状态寄存器28

1.8.3定时器／计数器229

1. 9 串行接口34

1.9.1数据缓冲寄存器SBUF34

1.9.2 串行口控制寄存器SCON34

1.9.3模式035

1.9.4模式138

1.9.5模式2和340

1.9.6多处理机通信43

1.9.7 串行帧43

第六章 增强型单片机——RUPI-44

1.9.8波特率44

1.10中断46

1.10.1 中断允许寄存器IE46

1.10.3优先级结构47

1.10.2 中断优先级寄存器IP47

1.10.4中断响应协议48

1.10.5外部中断49

1.10.6中断请求的撤除49

1.10.7 中断响应时间50

1.11单步操作50

1.12复位51

1.13低功耗操作方式53

1.13.1HMOS的掉电操作方式53

1.13.2 CHMOS的低功耗方式54

1.14编程、程序验证与加密56

1.14.1 EPROM的编程56

1.14.3程序存贮器的加密57

1.14.2程序的验证57

1.14.4在线仿真（ONCE）方式59

1.15寻址方式60

1.15.1寄存器寻址60

1.15.2直接寻址60

1.15.3寄存器间接寻址60

1.15.4立即寻址61

1.15.5基址寄存器加变址寄存器间接寻址61

1.16布尔处理机61

第二章MCS-51指令系统63

2.1 MCS-51指令系统的分类及一般说明63

2.2数据传送类指令64

2.3算术操作类指令72

2.4逻辑操作类指令80

2.5控制程序转移类指令85

2.6布尔变量操作类指令92

第八章16位单片机——MCS-96

3.1.1外部程序存贮器的操作时序99

3.1程序存贮器的扩展99

第三章MCS-51单片机的系统扩展与应用99

3.1.2 EPROM引脚简介100

3.1.3 EPROM的基本扩展法101

3.1.4扩展64KB EPROM101

3.2数据存贮器的扩展105

3.2.1外部数据存贮器的操作时序105

3.2.2外扩256B的RAM106

3.2.3外扩一片RAM107

3.3 E2PROM在8051系统中的应用110

3.2.4 外扩两片RAM110

3.4快速擦写存贮器（Flash）在8051系统中的应用114

3.4.1 Flash的主要性能特点115

3.4.2封装和引脚117

3.4.3基本工作原理121

3.4.4快速擦写存贮器与8051接口及再编辑方法125

3.5输入／输出口的扩展131

3.5.1 用8243扩展I/O口131

3.5.2用串行口扩展并行I/O口133

3.6用可编程外围芯片PSD3XX扩展外围功能135

3.6.1 可编程外围芯片PSD3XX的结构原理136

3.6.2 8051与PSD3XX接口156

3.7定时器／计数器的应用159

3.7.1定时器操作模式0的应用159

3.7.3定时器操作模式2的应用160

3.7.2定时器操作模式1的应用160

3.7.4定时器操作模式3的应用161

3.7.5定时器溢出同步问题162

3.7.6运行中读定时器／计数器162

3.7.7定时器门控位GATE的应用163

3.8 串行口的应用163

3.8.1 由串行口发送带奇偶校验位的数据块163

3.8.2由串行口接收带奇偶校验位的数据块164

3.8.3利用串行口和堆栈传输技术发送字符串常量165

3.8.4多机通信166

3.9多中断源170

3.10布尔处理机的应用172

第四章实用程序及其设计方法175

4.1 N种分支的转移程序N-JMP175

4.3 256种分支转移程序JMP-256176

4.2 128种分支转移程序JMP-128176

4.4大于256的分支转移程序JMP-n177

4.5 m×n矩阵元素查找程序MATRIXl178

4.6 16位数加1子程序ADDl179

4.7多精度无符号数加法子程序ADD2180

4.8多精度无符号数减法子程序SUBl180

4.9双精度无符号数乘法子程序MUL1181

4.10双精度无符号数乘法子程序MUL2182

4.11双精度带符号数乘法子程序MUL3183

4.12 双精度无符号数除法子程序DIVl184

4.13双精度带符号数除法子程序DIV2186

4.14双精度数取补子程序CPL1188

4.15 多字节数取补子程序CPL2188

4.16 4字节数左移子程序RLC4188

4.17 4字节数装载子程序LOAD4189

4.18 8位二进制数转换为BCD数子程序BINBCDl189

4.19 多字节二进制数转换为BCD数子程序BINBCD2190

4.20 16进制数转换为ASCII码子程序HEXASCl191

4.21 多位16进制数转换为ASCII码子程序HEXASC2191

4.22多位16进制数转换为ASCII码子程序HEXASC3192

4.23 I/O端口程序之一193

4.24 I/O端口程序之二195

4.25通过堆栈传递参数的方法之196

4.26通过堆栈传递参数的方法之二197

5.1.1 主要功能199

5.1.2硬件结构199

5.1 MCS-51通用数据采集和处理系统199

第五章应用系统实例199

5.1.3模数转换200

5.2汽车转弯信号灯控制系统204

5.2.1 系统功能要求204

5.2.2系统硬件206

5.2.3系统软件207

5.3个人计算机中的单片机智能接口板212

5.3.1 系统组成212

5.3.2 8031与PC机的并行通信215

5.3.3模拟数据通道223

5.3.4 电流环式I/O通道229

5.3.5 采用GAL芯片后的系统电路230

6.1.1 RUPI-44的基本结构235

6.1概述235

6.1.2一些名词简介235

6.2 8044的硬件结构237

6.2.1 8044框图与引脚237

6.2.2存贮器238

6.2.3复位241

6.3 8044串行接口部件SIU241

6.3.1 网络结构242

6.3.2数据时钟的选择242

6.3.3 SIU的操作方式243

6.3.4帧格式的选择244

6.3.5 SIU的专用寄存器247

6.3.6 SIU操作过程简介250

6.3.7 SIU硬件结构255

第七章 MCS-51系列新增的外设功能258

7.1 可编程计数器阵列（8XC51FX,C51GB）258

7.1.1 16位定时器／计数器——时间基准258

7.1.2 比较／捕获模块260

7.1.3捕获方式261

7.1.4软件定时器方式270

7.1.5高速输出方式270

7.1.6定时监视器（Watchdog）方式272

7.1.7脉宽调制方式273

7.2模拟／数字转换器（A/D）（8XC51GB）275

7.2.1 A/D转换器组成275

7.2.2 A/D专用寄存器276

7.2.3 A/D比较方式277

7.2.4 A/D触发方式277

7.2.5 A/D输入方式277

7.2.6 A/D转换器使用中的一些考虑278

7.3 硬件定时监视器（8XC51FX,C51GB）278

7.4 增强型串行口（8XC52/54/58,C51FX,C51GB）279

7.4.1帧错误检测279

7.4.2多机通信的自动地址识别279

7.5.1 80C152中的DMA280

7.5 DMA（8XC152）280

7.5.2 HLD/HLDA逻辑283

7.5.3 HLD/HLDA逻辑的应用284

7.6 键盘控制器（80C51SL-BG）285

7.6.1功能概述285

7.6.2引脚描述286

7.6.3主机接口288

7.6.4键盘扫描293

7.6.5端口结构和操作294

7.6.6 80C51SL电源管理295

7.6.7外部晶体振荡器297

7.6.8外部时钟信号297

7.6.9中断297

7.6.10 A/D转换器299

7.6.11存贮器配置302

7.6.12缺省的复位状态305

7.6.13应用实例306

7.7.1 引言307

7.7全局串行通道（8XC152）307

7.7.2 CSMA/CD操作311

7.7.3 SDLC操作319

7.7.4用户自定义的协议322

7.7.5 GSC的使用322

7.7.6 GSC操作329

7.7.7寄存器描述332

7.7.8串行底板和网络环境337

8.2 8096的框图和主要性能特点339

8.1 8096的芯片型号339

8.3中央处理器CPU341

8.3.1 CPU总线342

8.3.2 RALU342

8.3.3 CPU寄存总阵列343

8.3.4 CPU的基本操作343

8.4时钟信号343

8.5.1 内部RAM空间344

8.5存贮器空间344

8.5.2保留的存贮空间347

8.5.3 内部ROM/EPROM347

8.6寄存器控制器348

8.7系统总线和存贮器的扩展348

8.7.1外部存贮器操作时序348

8.7.2读信号RD349

8.7.3写信号WR350

8.7.4就绪信号READY351

8.7.5总线工作方式和芯片配置寄存器352

8.8软件概念358

8.8.1操作数类型358

8.8.2寻址方式359

8.8.3程序状态字362

8.8.4指令系统概述364

8.9.1中断源370

8.9中断系统370

8.9.2 中断控制371

8.10定时器374

8.10.1定时器1374

8.10.2定时器2374

8.10.3定时器中断374

8.11高速输入器HSI374

8.11.2 FIFO队列寄存器375

8.11.1HSI事件形式寄存器375

8.11.3HSI中断376

8.11.4HSI中数据的读取和状态寄存器376

8.11.5HSI引脚功能控制377

8.12高速输出器HSO377

8.12.1HSOCAM阵列378

8.12.2 HSO状态379

8.12.3HSO的清除379

8.12.6软件定时器380

8.13 A/D转换器380

8.12.4HSO中采用定时器2380

8.12.5HSO中断380

8.13.1 A/D转换器框图381

8.13.2 A/D命令寄存器381

8.13.3 A/D结果寄存器382

8.14模拟输出382

8.14.1脉宽调制器382

8.14.2利用HSO输出PWM脉冲383

8.15.1 串行口操作模式384

8.15串行口384

8.15.2多机通信385

8.15.3 串行口的控制385

8.15.4波特率的确定387

8.16输入／输出口388

8.16.1输入口——P0和P2.1～P2.4389

8.16.2 准双向口——P1和P2.6～P2.7389

8.16.3 P3、P4口和系统总线391

8.17.1 I/O控制寄存器0（IOC0）392

8.16.4输出口和控制输出392

8.17输入／输出控制和状态寄存器392

8.17.2 I/O控制寄存器1（IOC1）393

8.17.3 I/O状态寄存器0（IOS0）393

8.17.4 I/O状态寄存器1（IOS1）393

8.18监视定时器394

8.18.1监视定时器的使用394

8.18.2软件保护395

8.19.1复位信号和复位状态396

8.1 9复位396

8.19.2复位电路397

8.20 8096的封装和引脚399

8.20.1封装形式399

8.20.2引脚表401

8.20.3引脚描述401

8.21 关于8098403

8.22高性能的CHMOS 16位单片机概述405

参考文献409