《表1 FPGA内部资源使用情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《图像去模糊系统频域优化设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本设计使用DE1-SoC开发板，在Quartus II 13.1开发平台上使用Verilog HDL对各逻辑模块进行设计。完成模块设计后，以DE1-SoC开发板的5CSEMA5F31C6N为目标芯片，在Quartus II13.1上进行综合、布局、布线，在QuartusII环境下使用Programmer软件，将一维FFT模块下载到FPGA中。一维FFT模块占用FPGA内部主要逻辑资源如表1所示。由表1可知此设计资源占用较少。