《表1 FPGA资源使用情况》
为了验证本设计的正确性,本文设计了四通道的实时光谱识别系统。该系统在Xilinx Artix7系列芯片XC7A100TFGG484-2上实现,在Vivado2016.4上完成Verilog HDL语言电路设计、综合、布局布线以及比特流文件下载等工作。经时序分析,系统时钟频率可以达到100MHz。系统实现后,FPGA资源使用情况如表1所示。
图表编号 | XD0051420600 严禁用于非法目的 |
---|---|
绘制时间 | 2019.08.01 |
作者 | 郭帅、殷世民 |
绘制单位 | 桂林电子科技大学电子工程与自动化学院、桂林电子科技大学生命与环境科学学院 |
更多格式 | 高清、无水印(增值服务) |