《表1 FPGA资源利用情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的多通道视频数据合成方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文中FPGA实现均采用Verilog语言描述，以及Xilinx的ISE 14.7对设计模块进行综合、映射、布局和布线后，占用FPGA的主要资源如表1所示，本设计以较少的资源完成了多通道视频数据的合成处理，有利于整个系统的成本控制。最后将生成的FPGA烧写文件下载到由xc7k325t-2fbg676及该国产图像传感器搭建的硬件电路中，通过cameralink采集卡获得最终合成的视频数据，如图5所示，视频分辨率为2048*1152，帧频为30Hz，且图像完整、流畅。