《表3 FPGA加速器性能对比》
提示：宽带有限、当前游客访问压缩模式
加速器IP核使用Vivado HLS工具实现，在Xilinx ZC706开发板上进行板级验证，其验证结果如图15所示。表3为本文FPGA加速器与其他文献的性能对比。
| 图表编号 | XD00188982100 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2020.11.15 |
| 作者 | 吴进、张伟华、席萌、代巍 |
| 绘制单位 | 西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院 |
| 更多格式 | 高清、无水印（增值服务） |
相关图表
- 《表3 FPGA加速效果：基于FPGA的卷积神经网络定点加速》2020.10.10
- 《表2 资源利用情况：基于FPGA的卷积神经网络定点加速》2020.10.10
- 《表2 4种方法结果对比：基于FPGA的油棕检测和硬件加速设计及实现》2021.02.01
- 《表6 不同基于FPGA的CNN加速器的比较》2021.03.10
- 《表5 基于FPGA的VGG加速器对比》2021.02.06
- 《表3:FPGA硬件实现：一种支持稀疏卷积的深度神经网络加速器的设计》2020.02.15
- 《表3 资源占用信息：DNS权威服务器FPGA加速技术研究》2020.04.20
- 《表4 神经网络FPGA加速器比较》2020.03.01
- 《表3 计算平台性能比较：基于ARM+FPGA平台的二值神经网络加速方法研究》2020.03.01
- 《表1 资源使用量：基于FPGA加速的卷积神经网络识别系统》2020.02.06
- 《表2 FPGA资源消耗：弹载人工智能可重构卷积加速器设计》2019.09.01
- 《表2 FPGA资源耗费：基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现》2019.10.01
- 《表5 与CPU的比较：基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现》2019.10.01
- 《表1 资源耗费比较：基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现》2019.10.01
- 《表1 节点信息：基于FPGA的递归神经网络加速器的研究进展》2019.08.15
- 《表1 节点信息：基于FPGA的递归神经网络加速器的研究进展》2019.08.15
- 《表9 FPGA实现性能参数对比》2018.11.01
- 《表2 加速测试结果：基于虚拟FPGA的数据库运算加速装置设计》2019.12.25
- 《表1 摸底测试结果：基于虚拟FPGA的数据库运算加速装置设计》2019.12.25
- 《表2 驱动接口参数说明：基于FPGA的CNN应用加速技术》2019.12.25