《表2 算法改进前后资源消耗情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的图像压缩编解码系统设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

分别对改进前后的2D-DCT模块进行编译综合，选取芯片为EP2C35F672C6。通过观察编译综合报告，可以看出改进前后的资源消耗情况，如表2所示。改进后的算法资源消耗减少，从9%降到7%。此外，优化后的模块设计时最高工作时间频率为140 MHz，完成DCT变换总共需要157个时钟周期，约为1.121 ms，能够达到实时性的要求。