《表3 摆率控制电路仿真结果》

《表3 摆率控制电路仿真结果》   提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《应用于抗辐照FPGA的多标准I/O电路设计》


  1. 获取 高清版本忘记账户?点击这里登录
  1. 下载图表忘记账户?点击这里登录

在OUTPUT电路中,有3个NMOS管和3个PMOS管,通过控制这6个MOS管的导通和截止来达到调节输出信号摆率的目的。6个MOS管的控制信号来自于摆率控制电路RATE_CTRL,摆率控制与OUTPUT电路如图8所示。NMOS管控制信号分别为N741_G、N738_G、N740_G,控制信号X2395_Z必须为低电平,否则该电路不能正常工作。在这种情况下,N741_G为高电平,N738_G、N740_G则由其对应的信号来控制。N741_G、N738_G、N740_G共有4种不同的电压组合,分别是100、101、110、111。P管控制信号与N管控制信号成对输出有效电平或无效电平。表3给出了摆率控制电路的几种输出情况,P/N管导通的对数越多,输出信号越陡峭。