《表7 统一模单元性能对比》
文献[1]~文献[5]中对模运算单元进行了类似的模单元设计。为了性能对比的公平性和可靠性,本文将这些设计在相同的域长度下基于Xilinx Vitex-7 200T FPGA平台进行了逻辑综合,具体结果如表7所示。其中效能定义为:1/(Area×Time),并对其进行了归一化。
图表编号 | XD0086306100 严禁用于非法目的 |
---|---|
绘制时间 | 2019.10.06 |
作者 | 陈琳、唐俊、曲彤洲、尹安琪 |
绘制单位 | 信息工程大学、信息工程大学、信息工程大学、信息工程大学 |
更多格式 | 高清、无水印(增值服务) |