《表2 ADPLL的功耗Tab.2 Power consumption of ADPLL m W》
在XST工具上综合后获得的寄存器和查找表消耗量见表1.使用Xpower软件对整体电路分别在100 MHz、200 MHz、300 MHz和400 MHz频率值上进行测试,得到的功耗值见表2.由表1和表2联合进行对比功耗分析可知,与传统的基于游标尺链型的全数字锁相环相比,虽然硬件资源消耗有所增加,使环路的功耗有所上升,但是采用了下降沿检测电路在环路锁定后适时关闭鉴频鉴相器和时间数字转换器,使整体电路的功耗还是具有一定的降低,整体电路的平均功耗降低约18.1%.
图表编号 | XD0024771700 严禁用于非法目的 |
---|---|
绘制时间 | 2018.11.30 |
作者 | 侯强、揭灿、姚亚峰、钟梁 |
绘制单位 | 中国地质大学(武汉)机械与电子信息学院、中国地质大学(武汉)机械与电子信息学院、中国地质大学(武汉)机械与电子信息学院、中国地质大学(武汉)机械与电子信息学院 |
更多格式 | 高清、无水印(增值服务) |
查看“表2 ADPLL的功耗Tab.2 Power consumption of ADPLL m W”的人还看了
-
- 表2 漏极电流及CCRO PUF不同逻辑功耗Tab.2 Drain current and power consumption of the CCRO PUFs with different logics