《表8 Rocket Chip FPU各模块综合》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于RISC-V浮点指令集FPU的研究与设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

由表8～表10可得到，Rocket chip、PULPino以及本设计中FPU各模块的面积以及所占面积比例，其中该设计FPU总体面积较Rocket chip中FPU面积减少7%，较PULPino面积减少1.5%。就浮点乘累加模块而言，本设计较Rocket chip乘累加模块面积增加7.8%，较PULPino乘累加模块面积减少11.9%。浮点乘法模块面积较PULPino中乘法模块减少14.7%。