《表1 14 nm Fin FET基本结构参数Tab.1 Basic structure parameters of 14 nm Fin FET》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《14 nm工艺3D FinFET器件源漏寄生电阻提取与建模》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

根据Intel公司报道的14 nm Fin FET器件结构（实际沟道长度L=20 nm），本文所采用的器件结构参数如表1所示。表中:HG为栅高；TFin为鳍厚度；HFin为鳍高度；dFin为鳍间距；TEOT为等效氧化层厚度；dG-SD为栅极到源漏间距；LC为源漏区域长度；LFin为鳍长度；Tspacer为侧墙厚度；Nchannel为沟道掺杂浓度；NSD为源漏区重掺杂浓度；εr为介质相对介电常数。采用TCAD对其在不同过驱动电压VGS-VTH（0.2~0.6 V，步长为0.1 V）条件下的源漏总电阻Rtotal进行仿真，其结果如图3所示。由图可见其线性拟合直线交汇点位于L≈-40 nm，说明:Leff随VGS的改变而变化；源漏扩展区寄生电阻Rext亦随VGS改变而变化。研究表明，当时，总输出电阻约为与偏压无关源漏寄生电阻之和[6]。图4为TCAD仿真结果，随着VGS增大，源漏总电阻趋于稳定。